對弓網(wǎng)故障的檢測在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網(wǎng)絡傳輸?shù)阮I域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF，TIFF，PCX)相比，JPEG是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性，逐漸成為許多應用中首先器件，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程。 本文旨在研究并實現(xiàn)一種實時采集并對特定幀進行壓縮傳輸?shù)姆椒āＭㄟ^采用可編程邏輯器件FPGA來實現(xiàn)整個采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點。 本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語言Veridlog，并介紹了FPGA的設計方法及開發(fā)流程；接著介紹了PAL制視頻采集的相關知識及設計，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；隨后介紹了JPEG標準，并根據(jù)故障檢測的特點，設計了針對灰度圖像壓縮的JPEG編碼器，設計中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試，然后再對整個JPEG編碼器進行了測試；最后設計了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設計的JPEG編碼器進行壓縮，再設計一個僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機，在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現(xiàn)了整個采集壓縮系統(tǒng)，同時也進一步驗證了本文設計的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網(wǎng)故障的圖像檢測，還是對于JPEG編碼器的芯片設計都有一定的參考價值。
標簽： FPGA JPEG 壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：cuiqiang
基于DSP技術的虛擬式FFT頻譜分析儀：虛擬儀器已經(jīng)成為儀器發(fā)展的一個重要方向,目前已在眾多領域獲得了廣泛應用。FFT 頻譜分析是機械工程、故障診斷等諸多領域所廣泛采用的分析方法。但傳統(tǒng)FFT
上傳時間： 2013-04-24
上傳用戶：wc412467303
現(xiàn)場可編程門陣列(FPGA)是一種現(xiàn)場可編程專用集成電路，它將門陣列的通用結構與現(xiàn)場可編程的特性結合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統(tǒng)方法進行測試，所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數(shù)學描述和數(shù)學模型。論文中首先討論邊界掃描測試中的測試優(yōu)化問題，總結解決兩類優(yōu)化問題的現(xiàn)有算法，分別對它們的優(yōu)缺點進行了對比，進而提出對兩種現(xiàn)有算法的改進思想，并且比較了改進前后優(yōu)化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中，本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中，使改進后的優(yōu)化算法能夠簡化原算法的實現(xiàn)過程，并實現(xiàn)完備診斷的目標。最后利用測試仿真模型證明了優(yōu)化算法能夠更有效地實現(xiàn)完備診斷的目標，在緊湊性指標與測試復雜性方面比現(xiàn)在算法均有所改進，實現(xiàn)了算法的優(yōu)化。
上傳時間： 2013-06-30
上傳用戶：不挑食的老鼠
本書結合 目前高壓電器的運行、操作、維護、檢修中存在的問題, 系統(tǒng)地介 紹了電流互感器、電流互感器的故障診斷與處理, 電壓互感器、電壓互感器的故 障診斷與處理、互感器的檢測與試驗、現(xiàn)代互感器、少油斷路器、真空斷路器、真 空斷路器的故障診斷與處理、真空斷路器操作過電壓、SF6 斷路器、SF6 斷路器的 故障診斷與處理、斷路器操作機構等 內容, 以問答形式深入淺出地闡述了高壓 電器運行、維護、檢修中經(jīng)常涉及的電工理論知識和實際操作技能。
上傳時間： 2013-05-28
上傳用戶：RedLeaves1995
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發(fā)技術，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發(fā)流程，指出實現(xiàn)結構優(yōu)化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數(shù)運算結果的位擴展處理，進行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設計完成了12位模數(shù)AD轉換器、數(shù)據(jù)顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術，設計了一種便攜式的振動頻譜分析儀，用于旋轉機械的故障監(jiān)測和診斷。以SOPC技術為手段，將信號采集和信號處理電路通過可編程片上系統(tǒng)來實現(xiàn)，其特點是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設計，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機械、汽車車輛中都存在諸如發(fā)動機類的旋轉機械，這類設備的異常振動往往會影響正常工作，嚴重時還會出現(xiàn)各種重大事故，該分析儀可以實時地或定期地對發(fā)動機、齒輪箱等旋轉機械進行振動頻譜分析和監(jiān)測，運用于民用機械能產生非常好的經(jīng)濟效益。 該論文從四個方面進行了研究工作。其一，利用FPGA對ADC芯片的工作進行控制，使其在規(guī)定的時間內與DSP模塊進行數(shù)據(jù)交換，并對ADC各引腳時序進行控制，使兩者協(xié)調同步工作，編制了相應的VHDL語言程序。其二，采用SOPC Builder設計開發(fā)，實現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強大功能進行DSP模塊設計，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級的能力。由于整個設計是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點，包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點，極易使設計產品化。
上傳時間： 2013-04-24
上傳用戶：amandacool
ChipScope Pro具有傳統(tǒng)邏輯分析儀的功能，是針對Xilinx Virtex Pro等系列FPGA的在線片內信號分析工具，主要功能是通過JTAG口，實時、在線、方便地觀察到FPGA內部的信號，給調試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據(jù)用戶設定的觸發(fā)條件將信號實時的保存到這些BlockRam中，然后通過JTAG口傳送到計算機，最后在計算機屏幕上顯示出時序波形。
上傳時間： 2013-05-22
上傳用戶：wangrijun
筆者在火災自動報警系統(tǒng)的聯(lián)網(wǎng)設計中，經(jīng)大量試驗，發(fā)現(xiàn)在使用RS-485總線時，如果簡單地按常規(guī)方式設計電路，那么在實際工程中可能存在以下兩個問題：一是通信數(shù)據(jù)收發(fā)不可靠；二是在多機通信方式下，一個節(jié)點的故障(如死機)往往會使得整個系統(tǒng)的通信框架崩潰，而且給故障的排查帶來困難。針對上述問題，對485總線接口的軟硬件設計采取了有效的改進措施，大大提高了聯(lián)網(wǎng)系統(tǒng)的可靠性和穩(wěn)定性。
上傳時間： 2013-05-28
上傳用戶：pioneer_lvbo
針對單件車間調度問題，設計一種基于整數(shù)編碼的單親遺傳算法。該算法既具有單親遺傳算法運算量小、不存在“早熟收斂”現(xiàn)象等優(yōu)點，在編碼中又體現(xiàn)了單件車間調度的“保序性”等工藝約束條件，增強了調度算法的整體性
上傳時間： 2013-04-24
上傳用戶：笨小孩
VC編程經(jīng)驗總結.rar一本不錯的介紹VC編程的書 CSDN介紹屏保的好像不多，我來補個空缺，呵呵 :) 對于屏幕保護程序，大家應該不會陌生。屏幕保護程序的后綴名是.scr，其實它就是一個可執(zhí)行的.exe文件。 VC提供了一個支持屏幕保護的開發(fā)庫scrnsave.lib，這個庫已經(jīng)定制了一個屏幕保護程序的框架結構，開發(fā)者只需要在完成相應的函數(shù)和提供相應的資源就可以寫出自己的屏幕保護程序。
上傳時間： 2013-07-10
上傳用戶：candice613
