SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執行效率高的明顯優勢。SATA2．0是SATA的第二代標準，它規定在數據線上使用LVDS NRZ串行數據流傳輸數據，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復用器、交錯啟動等一系列技術特征。正是由于以上的種種技術優點，SATA硬盤業已被廣泛的使用于各種企業級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關注。由于在加密時需要實時處理大量的數據，所以對硬盤數據的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結合起來進行設計和研究，完成基于SATA2．0接口的加解密芯片系統設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協議，其協議體系結構包括物理層、鏈路層、傳輸層和命令層，并對系統設計中各個層次中涉及的關鍵問題進行了闡述。其次，本論文對ATA協議和命令進行了詳細的解釋和分析，并針對設計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統設計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統工作原理等，剖析了系統設計中的難點問題并給出解決問題的方法。然后，對系統數據通路的各個模塊的設計和實現進行詳盡的闡述，并給出各個模塊的驗證結果。最后，本文簡要的介紹了驗證平臺搭建和測試環境、測試方法等問題，并分析測試結果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
近年來，大容量數據存儲設備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節能等特點，是目前存儲領域所存在問題的解決方案之一。本文針對這一問題，設計基于FPGA的固態硬盤控制器，實現數據的固態存儲。 文章首先介紹硬盤技術的發展，分析固態硬盤的技術現狀和發展趨勢，闡述課題研究意義，并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手，研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構，所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現SATA1.0協議，根據協議劃分四層模型，通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數據和結果分析，得出了驗證結論。 本文設計的固態硬盤控制器，具有結構簡單和穩定性高的特點，易于升級和二次開發，是實現固態硬盤和固態存儲系統的關鍵技術。
上傳時間： 2013-05-28
上傳用戶：sssnaxie
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
隨著數碼技術的不斷發展，數字圖像處理的應用領域不斷擴大，其實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統的圖像顯示系統必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩定性問題。本設計脫離高清晰工業相機必須與PC連接才可以觀看到高清晰圖像的束縛，實現系統的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現Bayer格式到RGB格式轉換的設計方案，完成由黑白圖像到高清彩色圖像的轉換，用SDRAM作緩存，輸出標準VGA信號，可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看，與模擬相機740X576分辨率(480線)圖像相比，設計圖像畫質相當于1280X1024分辨率(750線)，最高幀率25fps，整個結構應用FPGA作為主控制器，用少量的緩存代替傳統的大容量存儲，加快了運算速率，減小了電路規模，滿足圖像實時處理的要求，使展現出來的視頻圖像得到質的飛躍。可以廣泛應用于工業控制和遠程監控等領域。 論文研究的重點是采用altera公司EP2C芯片前端驅動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現了基于FPGA的實時線性插值算法，能夠對輸入是每像素8bit、分辨率為1280×1204的Bayer模式圖像數據進行實時重構，輸出彩色RGB圖像。由端口FIFO作為數據緩沖，存儲一幀圖像到高速SDRAM，構建VGA顯示控制器，實現對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結構包括電源模塊單元等、CMOS成像單元、FPGA數據處理單元、SDRAM控制單元、VGA顯示接口單元。 最后，對系統進行了調試。經實驗驗證，系統達到了實時性，能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統資源很少，用較少的時間完成了圖像數據的轉換，提高了效率。
上傳時間： 2013-06-08
上傳用戶：zhengjian
現代數字信號處理對實時性提出了很高的要求，當最快的數字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數目，或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展，具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先，針對圖像聲納實時性的要求和FPGA片內資源的限制，設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優化和改進措施。 其次，分析了具有相同結構的數字濾波和相關運算的特點，采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA)，將乘法運算轉化為FPGA易于實現的查表和移位累加操作，顯著提高了運算效率。此外，還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明，本論文所有算法均達到了設計要求。
上傳時間： 2013-06-09
上傳用戶：zgu489
隨著社會的發展，人們對電力需求特別是電能質量的要求越來越高。但由于非線性負荷大量使用，卻帶來了嚴重的電力諧波污染，給電力系統安全、穩定、高效運行帶來嚴重影響，給供用電設備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統領域極為關注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關諧波問題的基礎。因此，對諧波的檢測和研究，具有重要的理論意義和實用價值。 目前使用的電力系統諧波檢測裝置，大多基于微處理器設計。微處理器是作為整個系統的核心，它的性能高低直接決定了產品性能的好壞。而這種微處理器為主體構成的應用系統，存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術的發展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設計技術的發展，使得設計電力系統諧波檢測專用的集成電路成為可能，同時為諧波檢測裝置的硬件設計提供了一個新的發展途徑。本文目標就是設計電力系統諧波檢測專用集成電路，從而可以實現對電力系統諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設計，具有體積小，速度快，可靠性高等優點，由于應用范圍廣，需求量大，電力系統諧波檢測專用集成電路具有很好的應用前景。 本文首先介紹了國內外現行諧波檢測標準，調研了電力系統諧波檢測的發展趨勢；隨后根據裝置的功能需求，特別是依據其中諧波檢測國標參數的測量算法，為系統選定了基于FPGA的SOPC設計方案。 本文分析了電力系統諧波檢測專用集成電路的功能模型，對專用集成電路進行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結構。設計了基于FPGA的諧波檢測專用集成電路設計和驗證的硬件平臺。配合專用集成電路的電子設計自動化(EDA)工具構建了智能監控單元專用集成電路的開發環境。 在進行FPGA具體設計時，根據待實現功能的不同特點，分為用戶邏輯區域和Nios處理器模塊兩個部分。用戶邏輯區域控制A/D轉換器進行模擬信號的采樣，并對采樣得到的數字量進行諧波分析等運算。然后將結果存入片內的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數據處理模塊的結果進一步處理，得到其各自對應的最終值，并將結果通過串行通信接口發送給上位機。 最后，對設計實體進行了整體的編譯、綜合與優化工作，并通過邏輯分析儀對設計進行了驗證。在實驗室條件下，對監測指標的運算結果進行了實驗測量，實驗結果表明該監測裝置滿足了電力系統諧波檢測的總體要求。
上傳時間： 2013-04-24
上傳用戶：yw14205
Linux系統分析與高級編程技術 一共31章節
上傳時間： 2013-06-04
上傳用戶：caixiaoxu26
現代社會對各種無線通信業務的需求迅猛增長，這就要求無線通信在具有較高傳輸質量的同時，還必須具有較大的傳輸容量。這種需求要求在無線通信中必須采用效率較高的線性調制方式，以提高有限頻帶帶寬的數據速率和頻譜利用率，而效率較高的調制方式通常會對發端發射機的線性要求較高，這就使功率放大器線性化技術成為下一代無線通信系統的關鍵技術之一。 在本文中，研究了前人所提出的各種功放線性化技術，如功率回退法、正負反饋法、預失真和非線性器件法等等，針對功率放大器對信號的失真放大問題進行研究，對比和研究了目前廣泛流行的自適應數字預失真算法。在一般的自適應數字預失真算法中，主要有兩類：無記憶非線性預失真和有記憶非線性預失真。無記憶非線性預失真主要是通過比較功率放大器的反饋信號和已知輸入信號的幅度和相位的誤差來估計預失真器的各種修正參數。而有記憶非線性預失真主要是綜合考慮功率放大器非線性和記憶性對信號的污染，需要同時分析信號的當前狀態和歷史狀態。在對比完兩種數字預失真算法之后，文章著重分析了有記憶預失真算法，選擇了其中的多項式預失真算法進行了具體分析推演，并通過軟件無線電的方法將數字信號處理與FPGA結合起來，在內嵌了System Generator軟件的Matlab/Simulink上對該算法進行仿真分析，證明了這個算法的性能和有效性。 本文另外一個最重要的創新點在于，在FPGA設計上，使用了系統級設計的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉換成FPGA的網表文件或者硬件描述語言，大大簡化了開發過程，縮短了系統的開發周期。
上傳時間： 2013-06-20
上傳用戶：handless
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
基于FPGA芯片的功能仿真平臺構建及靜態時序分析
上傳時間： 2013-06-28
上傳用戶：qilin
