日韩精品亚洲专区,精品国产乱子伦一区二区,欧美福利视频

數字存儲

基于ARM的CMOS數字圖像傳感器圖像采集系統的研究與設計

船舶機艙中集中了船上大部分的設備裝置的儀表，是船舶航運的關鍵部分，隨著網絡、通訊技術以及電子制造工藝水平的快速發展，現代化船舶自動化程度越來越高，機艙的環境和自動監控水平也得到大大的提高。但由于某些儀器儀表并沒有提供與計算機進行數據通信的接口，為了要實現檢測自動化，需要利用數字圖像處理技術來實現儀器儀表讀數的高速自動識別。傳統的CCD圖像采集系統具有速度慢、功能簡單、體積大、功耗大等特點，不能滿足日益發展的機器視覺應用的需要，尤其是在一些新型應用領域比如嵌入式視覺、智能監控方面的需要。本文利用ARM7的S3C44BOX處理器和CMOS圖像傳感器件設計并完成了一個數字圖像采集系統。系統充分考慮了ARM技術與CMOS圖像傳感技術的優勢及特點，把圖像采集和圖像處理識別功能集中在一個模塊實現，具有功能豐富、處理能力強、接口靈活和擴展方便等優點。系統的特色為：構建了基于S3C44BOX的圖像采集的硬件平臺；研究并移植了引導程序Bootloader和操作系統uClinux；實現了實時多任務的處理，從而大幅提高系統的管理能力。本論文研究如何使用低成本的CMOS圖像傳感器構建一個嵌入式圖像識別系統的設計和解決方案。這種圖像采集系統帶圖像采集、識別、存儲、顯示等功能，體積很小，可做在一塊電路板上。除了可以做為單獨的圖像數據識別設備之外，也可以直接做為其它應用系統的一個智能集成部件使用。

標簽： CMOS ARM 數字圖像傳感器

上傳時間： 2013-05-26

上傳用戶：cursor
基于FPGA的數字相位計的研究與實現

本文結合工程需要詳細論述了一種數字相位計的實現方法，該方法是基于FPGA(現場可編程門陣列)芯片運用FFT(快速傅立葉變換)算法完成的。首先，從相位測量的原理出發，分析了傳統相位計的缺點，給出了一種高可靠性的相位檢測實用算法，其算法核心是對采集信號進行FFT變換，通過頻譜分析，實現對參考信號和測量信號初相位的檢測，并同時闡述了FPGA在實現數字相位計核心FFT算法中的優勢。在優化的硬件結構中，利用多個乘法器并行運算的方式加快了蝶形運算單元的運算速度；內置雙端口RAM、旋轉因子ROM使數據存儲的速度得到提高；采用了流水線的工作方式使數據的存儲、運算在時間上達到匹配。整個設計采用VHDL(超高速硬件描述語言)語言作為系統內部硬件結構的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結果表明，基于FPGA實現的FFT算法無論在速度和精度上都滿足了相位測量的需要，其運算64點數據僅需27.5us，最大誤差在1％之內。

標簽： FPGA 數字相位計

上傳時間： 2013-05-16

上傳用戶：lgs12321
直接數字頻率合成研究及其FPGA實現

本文首先介紹了直接數字頻率合成技術(DDS)的基本原理、體系結構及工作過程，然后針對其關鍵部分進行了優化，即采用函數近似法對存儲表結構（LUT）進行了優化，使存貯位數大大縮小，并提出了一種雜散抑制技術的運用，即相位抖動技術。在對直接數字頻率合成（DDS）方法產生的信號進行理論分析的過程中，用matlab進行編程仿真作出了詳細的頻譜分析驗證。本文詳細的介紹了本次設計的具體實現過程和方法，將現場可編程邏輯器件（FPGA）和 DDS技術相結合，具體的體現了基于VHDL語言的靈活設計和修改方式是對傳統頻率合成實現方法的一次重要改進。文章最后給出了實現代碼、仿真結果，經過驗證，本設計能夠達到其預期性能指標。

標簽： FPGA 數字頻率合成

上傳時間： 2013-04-24

上傳用戶：Pzj
基于ARM和Linux的嵌入式視頻采集存儲系統

本文是四川省教育廳重點項目“經濟型網絡同步課堂關鍵技術研究與裝備開發”關鍵技術的一部分，主要內容是實現嵌入式視頻采集與存儲。通過構建基于ARM微處理器和開源Linux操作系統的平臺，實現視頻數據的通用USB移動存儲設備存儲，達到經濟型的目標。本文詳細介紹了整個系統平臺研究開發和設計實現的過程。論文討論了ARM微處理器在嵌入式系統中的應用，實現了SDRAM存儲系統、Flash存儲系統、串口、USB接口、IIC接口等模塊的原理設計；分析了高速印制電路板設計中的難點并予以克服，實現了印制電路板設計。論文介紹了Linux作為嵌入式操作系統的特點與優勢，實現了將其完整移植到一個新硬件平臺；論文同時還實現了引導代碼、根文件系統、驅動程序等內容；視頻采集與存儲應用，設計采用緩沖區的方法保證其銜接，采用Linux線程機制進行多任務調度，最終實現了視頻采集存儲功能。本系統充分結合了計算機科學、嵌入式技術和數字視頻技術等前沿領域的眾多理論和成果，體現了學科交叉與技術集成的創新。

標簽： Linux ARM 嵌入式存儲系統

上傳時間： 2013-06-02

上傳用戶：wangchong
基于FPGA的FFT數字處理器的硬件實現

DFT(Discrete Fourier Transformation)是數字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運算效率提高1~2個數量級.本文的目的就是研究如何應用FPGA這種大規模可編程邏輯器件實現FFT的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的FFT實時硬件處理器.在FFT實時硬件處理器的設計實現過程中,利用遞歸結構以及成組浮點制運算方式,解決了蝶形計算、數據傳輸和存儲操作協調一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部,使整個系統的數據交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.

標簽： FPGA FFT 數字處理器硬件實現

上傳時間： 2013-06-20

上傳用戶：小碼農lz
基于FPGA的數字射頻存儲器設計

數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。

標簽： FPGA 數字射頻存儲器

上傳時間： 2013-06-01

上傳用戶：lanwei
基于FPGA的數字信號發生器

數字信號發生器是數字信號處理中不可缺少的調試設備。在某工程項目中，為了提供特殊信號，比如雷達信號，就需要設計專用的數字信號發生器，用以達到發送雷達信號的要求。在本文中提出了使用PCI接口的專用數字信號發生器方案。該方案的目標是能夠采錄雷達信號，把信號發送到主機作為信號文件存儲起來，然后對這個信號文件進行航跡分離，得到需要的航跡信號文件。同時，信號發生器具有發送信號的功能，可以把不同形式的信號文件發送到檢測端口，用于設備調試。在本文中系統設計主要分為硬件和軟件兩個方面來介紹：硬件部分采用了FPGA邏輯設計加上外圍電路來實現的。在硬件設計中，最主要的是FPGA邏輯設計，包括9路主從SPI接口信號的邏輯控制，片外SDRAM的邏輯控制，PCI9054的邏輯控制，以及這些邏輯模塊間信號的同步、發送和接收。在這個過程中信號的方向是雙向的，所選用的芯片都具有雙向數據的功能。在本文中軟件部分包括驅動軟件和應用軟件。驅動軟件采用PLXSDK驅動開發，通過控制PCI總線完成數據的采錄和發送。應用軟件中包括數據提取和數據發送，采用卡爾曼濾波器等方法。通過實驗證明該方案完全滿足數據傳輸的要求，達到SPI傳輸的速度要求，能夠完成航跡提取，以及數據傳輸。

標簽： FPGA 數字信號發生器

上傳時間： 2013-07-03

上傳用戶：xzt
直接數字頻率合成器的研究

本文介紹了直接數字頻率合成器(DDS)的工作原理及基本結構，在此基礎上推導了它的理想頻譜，分析了DDS雜散的來源及抑制雜散的常用方法；重點研究了DDS中累加器和波形存儲表的設計。針對DDS輸入數據刷新率低的特點，雙層累加...

標簽： 數字頻率合成器

上傳時間： 2013-06-03

上傳用戶：SimonQQ
基帶成形濾波器的數字設計與實現

根據基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數字實現方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數據，并將仿真數據存儲在FPGA中，然后通過查表操作實現了數字基帶成型濾波器的功能。文中還給出了通過MODELSIM得到的信號基帶成型后的仿真結果，仿真結果表明，由該方案所設計的基帶成型濾波器可以很好地完成通信系統中信號的成型特性。

標簽： 基帶成形濾波器數字設計

上傳時間： 2013-11-09

上傳用戶：563686540
基于單片機與ADS1121的示波器數字多用表實現

以ＦＰＧＡ為數字邏輯平臺，借助繼電器矩陣和多路模擬開關，以ＡＤＳ１２１１為核心，在單片機控制下，聯合實現手持式虛擬／智能存儲示波表中數字多用表功能，實驗表明該設計是行之有效的。文中介紹了數字多用表的系統結構，重點討論了其測量電路和智能控制方案。 Abstract: Ｔｈｅｄｉｇｉｔａｌｍｕｌｔｉｍｅｔｅｒｉｎｖｉｒｔｕａｌ／ｉｎｔｅｌｌｅｃｔｄｉｇｉｔａｌ－ｏｓｃｉｌｌｏｒｇａｐｈｗａｓｆｕｌｆｉｌｌｅｄ, ｗｈｉｃｈｗａｓｃｏｎｔｒｏｌｌｅｄｂｙｓｉｎｇｌｅｃｈｉｐｃｏｍｐｕｔｅｒｂｙｒｅｌａｙｍａｔｒｉｘａｎｄａｎａｌｏｇｕｅｓｗｉｔｃｈｅｓ,ｉｎｗｈｉｃｈＦＰＧＡｗａｓｕｓｅｄｆｏｒｄｉｇｉｔａｌｌｏｇｉｃａｌｐｌｏｔ-ｆｏｒｍ, ＡＤＳ１２１１ｆｏｒｋｅｒｎｅｌｃｈｉｐ, ｔｈｅｅｘｐｅｒｉｍｅｎｔｓｈｏｗｅｄｔｈｅｄｅｓｉｇｎｗａｓｆｅａｓｉｂｌｅ, ｔｈｅｓｙｓｔｅｍｓｔｒｕｃｔｉｏｎｗａｓｐｒｅｓｅｎｔ-ｅｄｉｎｔｈｅｐａｐｅｒ, ｍｅａｓｕｒｅｃｉｒｃｕｉｔａｎｄｉｎｔｅｌｌｅｃｔｃｏｎｔｒｏｌｐｌａｎｏｆｄｉｇｉｔａｌｍｕｌｔｉｍｅｔｅｒｗｅｒｅｍａｉｎｌｙｇｉｖｅｎ．

標簽： 1121 ADS 單片機示波器

上傳時間： 2013-11-02

上傳用戶：瓦力瓦力hong