隨著信息產業的不斷發展,人們對數據傳輸速率要求越來越高,從而對數據發送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數據信號中提取同步信息,并進而將數據正確的恢復出來。而數據恢復電路是光纖通信和其他許多類似數字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數據恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構?；凇斑^采樣”的數據恢復方法的關鍵是過采樣,即通過引入參考時鐘,并增加時鐘源個數的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數據恢復方法相比,基于“過采樣”的數據恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數字的方法實現,實現更簡單,成本更低,并且這是一種數字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現622.08Mb/s甚至更高速率的數據恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數據恢復電路的基本原理,通過全數字的設計方法,給出了在低成本可編程器件FPGA上實現數據恢復電路兩種不同的過采樣的實現方案,即基于時鐘延遲的過采樣和基于數據延遲的過采樣?；跁r鐘延遲的過采樣數據恢復電路方案,通過測試驗證,其最高恢復的數據傳輸率可達到640Mb/s。測試結果表明,采用該方案實現的時鐘恢復電路可工作在光纖通信系統STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。
標簽：
FPGA
光接收機
數據恢復
電路
上傳時間：
2013-04-24
上傳用戶：axxsa
本文從工程設計和應用出發,根據某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數學計算、電路設計等方法和手段,研制出了滿足使用環境要求的工程化的中頻數字相關器,經過主要性能參數的測試和環境溫度驗證試驗,并在整機上進行了試驗和試用,結果表明電路性能指標達到了設計要求。對工程應用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數字相關器在BPSK直擴信號相關解擴時的頻率響應特性。 論文的主要工作在于： (1)根據某機載設備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設計、軟件編程,研制基于FPGA器件的中頻數字相關器,要求可在擴頻接收機中原位替代原SAW相關解擴電路； (2)對中頻數字相關器的主要性能參數進行測試,進行了必要的高低溫等環境試驗,確定電路是否達到設計指標和是否滿足高低溫等環境條件要求； (3)將基于FPGA的中頻數字相關器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應性,測試整個擴頻接收機的靈敏度、動態范圍、解碼概率等指標是否滿足接收機模塊技術規范要求； (4)將改進后的擴頻接收機裝入某機載設備,測試與接收機相關的性能參數,整機進行高低溫等主要環境試驗,確定電路變化后的整機設備各項指標是否滿足其技術規范要求； (5)通過對基于FPGA的中頻數字相關器與SAW.P.TDL的主要性能參數進行對比測試和分析,特別是電路對頻率偏移響應特性的對比分析,從而得出初步的結論。
標簽：
中頻
數字
工程實現
上傳時間：
2013-06-22
上傳用戶：徐孺
