第1章 數字系統EDA設計概論 第2章 可編程邏輯器件設計方法 第3章 VHDL語言基礎 第4章 數字邏輯單元設計 第5章 數字系統高級設計技術（*） 第6章 基于HDL設計輸入 第7章 基于原理圖設計輸入 第8章 設計綜合和行為仿真 第9章 設計實現和時序仿真 第10章 設計下載和調試 第11章 數字時鐘設計及實現（*） 第12章 通用異步接收發送器設計及實現（*） 第13章 數字電壓表設計及實現（*） 第14章 軟核處理器PicoBlaze原理及應用（*） 注：帶*的內容可根據課時的安排選講
標簽： VHDL EDA
上傳時間： 2013-11-01
上傳用戶：atdawn
還是挺經典的
標簽： 可編程 數字系統設計
上傳時間： 2014-01-01
上傳用戶：wentianyou
信號完整性是高速數字系統中要解決的一個首要問題之一，如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面，差分線對具有很多優勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前，差分線對在高速數字電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點，并給出具體設計方案。
標簽： PCB 差分線
上傳時間： 2013-10-26
上傳用戶：lps11188
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
標簽： FPGA 高速串行 傳輸接口
上傳時間： 2013-10-22
上傳用戶：semi1981
高速PCB設計指南之（一~八 ）目錄 2001/11/21 一、1、PCB布線2、PCB布局3、高速PCB設計 二、1、高密度（HD）電路設計2、抗干擾技術3、PCB的可靠性設計4、電磁兼容性和PCB設計約束 三、1、改進電路設計規程提高可測性2、混合信號PCB的分區設計3、蛇形走線的作用4、確保信號完整性的電路板設計準則 四、1、印制電路板的可靠性設計 五、1、DSP系統的降噪技術2、POWERPCB在PCB設計中的應用技術3、PCB互連設計過程中最大程度降低RF效應的基本方法 六、1、混合信號電路板的設計準則2、分區設計3、RF產品設計過程中降低信號耦合的PCB布線技巧 七、1、PCB的基本概念2、避免混合訊號系統的設計陷阱3、信號隔離技術4、高速數字系統的串音控制 八、1、掌握IC封裝的特性以達到最佳EMI抑制性能2、實現PCB高效自動布線的設計技巧和要點3、布局布線技術的發展 注：以上內容均來自網上資料，不是很系統，但是對有些問題的分析還比較具體。由于是文檔格式，所以缺圖和表格。另外，可能有小部分內容重復。
標簽： PCB 設計指南
上傳時間： 2013-10-09
上傳用戶：songrui
本設計的基本要求是以復雜可編程邏輯器件CPLD為基礎，通過在EDA系統軟件ispDesignExpert System 環境下進行數字系統設計，熟練掌握該環境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統基本上比較全面的模擬了計數式數字頻率計，廣泛應用于工業、民用等各個領域，具有一定的開發價值。
標簽： CPLD 可編程邏輯器件
上傳時間： 2015-01-11
上傳用戶：王慶才
CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產品的樣品開發與小批量生產。本書從現代電子系統設計的角度出發，以全球著名的可編程邏輯器件供應商Xilinx公司的產品為背景，系統全面地介紹該公司的CPLD/FPGA產品的結構原理、性能特點、設計方法以及相應的EDA工具軟件，重點介紹CPLD/FPGA在數字系統設計、數字通信與數字信號處理等領域中的應用。 本書內容新穎、技術先進、由淺入深，既有關于大規模可編輯邏輯器件的系統論述，又有豐富的設計應用實例。對于從事各類電子系統（通信、雷達、程控交換、計算機等）設計的科研人員和應用設計工程師，這是一本具有實用價值的新技術應用參考書。本書也可作為高等院校電子類高年級本科生或研究生的教材或教學參考書。
標簽： CPLD ASIC FPGA 可編程
上傳時間： 2015-04-16
上傳用戶：lizhen9880
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模，想學習的這個資料對你有用。
標簽： Verilog HDL 硬件描述語言
上傳時間： 2015-09-02
上傳用戶：zhaoq123
本文詳細介紹了制作電路板的方法及步驟. 實驗板的功能 這個實驗板可以做如下實驗： 1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗 2．可以進行觸發器、寄存器、計數器和一般時序電路的實驗 3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數字系統的實驗 4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗
標簽： 實驗板 實驗 詳細介紹 電路板
上傳時間： 2015-10-02
上傳用戶：colinal
這是一個IIC的接口程序，是夏宇聞編的書《verilog 數字系統設計教程》的IIC的源碼，很通俗易懂
標簽： IIC 接口程序
上傳時間： 2013-12-23
上傳用戶：xuanchangri
蟲蟲下載站版權所有 京ICP備2021023401號-1
