羞羞的网站在线观看,久久久久久久久一,亚洲国产精品精华素

數(shù)(shù)字<b>示波</b>器

剖析Intel IA32 架構(gòu)下C 語言及CPU 浮點數(shù)機(jī)制 Version 0.01 哈爾濱工業(yè)大學(xué) 謝煜波（email: xieyubo@126.com 網(wǎng)址:http://purec.b

剖析Intel IA32 架構(gòu)下C 語言及CPU 浮點數(shù)機(jī)制 Version 0.01 哈爾濱工業(yè)大學(xué) 謝煜波（email: xieyubo@126.com 網(wǎng)址:http://purec.binghua.com）（QQ:13916830 哈工大紫丁香BBSID:iamxiaohan）前言這兩天翻看一本C 語言書的時候，發(fā)現(xiàn)上面有一段這樣寫到例：將同一實型數(shù)分別賦值給單精度實型和雙精度實型，然后打印輸出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“％f\n％f\n”,a,b) } 運行結(jié)果如下：

標(biāo)簽： Version xieyubo Intel email

上傳時間： 2013-12-25

上傳用戶：徐孺
本書第一部分講述的是傳統(tǒng)的網(wǎng)絡(luò)接口N e t B I O S、重定向器以及通過重定向器進(jìn)行的各類網(wǎng)絡(luò)通信。盡管本書大部分內(nèi)容均圍繞Wi n s o c k編程這一主題展開

本書第一部分講述的是傳統(tǒng)的網(wǎng)絡(luò)接口N e t B I O S、重定向器以及通過重定向器進(jìn)行的各類網(wǎng)絡(luò)通信。盡管本書大部分內(nèi)容均圍繞Wi n s o c k編程這一主題展開，但是， A P I比起Wi n s o c k 來，仍然具有某些獨到之處

標(biāo)簽： 分定向網(wǎng)絡(luò)接口編程

上傳時間： 2015-07-08

上傳用戶：戀天使569
vhdl波形發(fā)生程序.實現(xiàn)4種常見波形正弦、三角、鋸齒、方波（A、B）的頻率、幅度可控輸出（方波 A的占空比也是可控的）

vhdl波形發(fā)生程序.實現(xiàn)4種常見波形正弦、三角、鋸齒、方波（A、B）的頻率、幅度可控輸出（方波 A的占空比也是可控的），可以存儲任意波形特征數(shù)據(jù)并能重現(xiàn)該波形，還可完成各種波形的線形疊加輸出。

標(biāo)簽： vhdl 方波波形發(fā)生波形

上傳時間： 2015-07-10

上傳用戶：gundamwzc
四選一選擇器,輸入四個,輸出1個.當(dāng)NM=00時選A 當(dāng)NM=01時選B 當(dāng)NM=10時選C 當(dāng)NM=11時選D

四選一選擇器,輸入四個,輸出1個.當(dāng)NM=00時選A 當(dāng)NM=01時選B 當(dāng)NM=10時選C 當(dāng)NM=11時選D

標(biāo)簽： NM 00 01 10

上傳時間： 2013-12-25

上傳用戶：woshiayin
基于B樣條小波邊緣檢測算子的應(yīng)用研究

基于B樣條小波邊緣檢測算子的應(yīng)用研究，摘自圖形圖像學(xué)報

標(biāo)簽： 邊緣檢測應(yīng)用研究

上傳時間： 2014-11-28

上傳用戶：來茴
用verilog設(shè)計密勒解碼器一、題目：設(shè)計一個密勒解碼器電路二、輸入信號： 1． DIN：輸入數(shù)據(jù) 2． CLK：頻率為2MHz的方波

用verilog設(shè)計密勒解碼器一、題目：設(shè)計一個密勒解碼器電路二、輸入信號： 1． DIN：輸入數(shù)據(jù) 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復(fù)位信號，低有效三、輸入信號說明：輸入數(shù)據(jù)為串行改進(jìn)密勒碼，每個碼元持續(xù)時間為8μs，即16個CLK時鐘；數(shù)據(jù)流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變?yōu)椤?”，最后3個時鐘為“1”。 B：在整個碼元持續(xù)時間內(nèi)都沒有出現(xiàn)“0”，即連續(xù)16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。改進(jìn)密勒碼編碼規(guī)則如下：如果碼元為邏輯“1”，用A信號表示。如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現(xiàn)兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結(jié)束位”，用“0”及緊隨其后的B信號表示。 “無數(shù)據(jù)”，用連續(xù)的B信號表示。

標(biāo)簽： verilog 2MHz DIN CLK

上傳時間： 2013-12-02

上傳用戶：wang0123456789
PWM控制電機(jī),用PWM控制電機(jī),熟悉定時器Timer A/B的編程方法。用Timer A作為脈寬調(diào)制信號產(chǎn)生的定時器.了一個函數(shù)F_Pwm(int a,int b) 用于PWM設(shè)置

PWM控制電機(jī),用PWM控制電機(jī),熟悉定時器Timer A/B的編程方法。用Timer A作為脈寬調(diào)制信號產(chǎn)生的定時器.了一個函數(shù)F_Pwm(int a,int b) 用于PWM設(shè)置，傳入兩個參數(shù)第一個用于頻率設(shè)置，第二個用于占空比設(shè)置。

標(biāo)簽： PWM Timer int F_Pwm

上傳時間： 2015-10-10

上傳用戶：athjac
變量和相等問題的設(shè)計和實現(xiàn)將a、b、c、d、e、f這6個變量排成如圖所示的三角形

變量和相等問題的設(shè)計和實現(xiàn)將a、b、c、d、e、f這6個變量排成如圖所示的三角形，這6個變量分別取 1——6的整數(shù)，且均不相同。求使三角形三條邊上的變量之和相等的全部解，如 3 6 2 1 4 5 為一個解。程序引入變量a,b,c,d,e,f,并讓它們分別取1——6的整數(shù)，在它們互不相等的條件下，測試由它們排成如圖所示的三角形三條邊上的變量之和是否相等，如相等即為一種滿足要求的排列，把它們輸出。當(dāng)這些變量取盡所有的組合后，程序就可得到全部可能的解。

標(biāo)簽： 變量三角形

上傳時間： 2015-11-04

上傳用戶：GavinNeko
B-spline曲線是包含Bezier曲線的通用數(shù)學(xué)表示法。

B-spline曲線是包含Bezier曲線的通用數(shù)學(xué)表示法。

標(biāo)簽： B-spline Bezier 表示法

上傳時間： 2015-11-22

上傳用戶：whenfly
介紹單相全橋逆變器的工作原理, 闡述產(chǎn)生SPWM波和實現(xiàn)PI 控制的算法, 給出以DSP( 數(shù) 字信號處理器) 實現(xiàn)控制的軟件流程。實驗表明利用軟件完成逆變器控制是可行的。關(guān)鍵詞: 正弦逆變器

介紹單相全橋逆變器的工作原理, 闡述產(chǎn)生SPWM波和實現(xiàn)PI 控制的算法, 給出以DSP( 數(shù) 字信號處理器) 實現(xiàn)控制的軟件流程。實驗表明利用軟件完成逆變器控制是可行的。關(guān)鍵詞: 正弦逆變器

標(biāo)簽： SPWM DSP 逆變器控制

上傳時間： 2014-11-22

上傳用戶：天涯