verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
完整龍族的無錯反外掛登陸器,b編譯后直接直接就可以放在客戶端下運行，記主要修改服務端驗證程序和端口
標簽： 編譯 運行
上傳時間： 2013-12-19
上傳用戶：onewq
文字編輯器源碼 Text editor source code
標簽： editor source Text code
上傳時間： 2017-03-06
上傳用戶：xhz1993
包含了msp430單片機上的ADC、定時器A、定時器B、基礎時鐘、看門狗的初始化及中斷程序。基本示例程序
標簽： msp 430 ADC 定時器
上傳時間： 2017-05-28
上傳用戶：qweqweqwe
//9488定時器B功能測試 9488定時器B功能測試B:DAMI調試通過: 9488 8位定時器B的使用 有關的I/O為三個:TBPWM(輸出)(P1.0) 模式有:間隔定時功能,PWM模式 有定時中斷:定時器B溢出中斷
標簽： 9488 TBPWM DAMI 定時器
上傳時間： 2017-06-01
上傳用戶：ryb
該程序用事件管理器B的定時器4定時時間來觸發A/D采樣的啟動。采樣時采用級聯模式，一次做16個轉換，轉換通道分別是0~15。轉換完成后，在A/D中斷服務子程序中將轉換結果讀出。該程序做一次A/D采樣。
標簽： 采樣 程序 定時器 定時
上傳時間： 2017-09-25
上傳用戶：標點符號
基于ARM-FPGA的IRIG-B碼產生器的研制這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
標簽： arm fpga
上傳時間： 2021-12-30
上傳用戶：
編譯器設計 Analysis-Synthesis Model 分析Analysis: 原始程式轉換成階層結構稱為樹(tree)，語法樹(syntax tree) 合成Synthesis: 產生目標碼
標簽： Analysis-Synthesis Analysis Model tree
上傳時間： 2016-12-01
上傳用戶：dengzb84
採用huffman編碼的文件壓縮程序
標簽： huffman 程序
上傳時間： 2013-12-11
上傳用戶：13215175592
編譯器 像YACC的編譯及語法產生器
標簽： YACC
上傳時間： 2013-12-05
上傳用戶：moerwang
蟲蟲下載站版權所有 京ICP備2021023401號-1
