sin產(chǎn)生器，可以於VHDL產(chǎn)生sin之?dāng)?shù)值波形，進(jìn)而輸出至dac做轉(zhuǎn)換
標(biāo)簽： sin
上傳時(shí)間： 2013-12-25
上傳用戶：小儒尼尼奧
編譯器 像YACC的編譯及語(yǔ)法產(chǎn)生器
標(biāo)簽： YACC
上傳時(shí)間： 2013-12-05
上傳用戶：moerwang
編譯器的語(yǔ)法產(chǎn)生器
標(biāo)簽：
上傳時(shí)間： 2013-11-25
上傳用戶：windwolf2000
200萬(wàn)文本生器源碼
標(biāo)簽： 200 源碼
上傳時(shí)間： 2015-02-23
上傳用戶：李彥東
本 程序能夠?qū)崿F(xiàn)一般sa f編輯器的功能，類似與notebook
標(biāo)簽： 程序 編輯器
上傳時(shí)間： 2014-12-02
上傳用戶：開懷常笑
一款使用javascript為基礎(chǔ)的html產(chǎn)生器 很不錯(cuò)用的html editor source code
標(biāo)簽： html javascript editor source
上傳時(shí)間： 2015-06-08
上傳用戶：PresidentHuang
xilinx設(shè)計(jì)并完成一個(gè)10位的D/F轉(zhuǎn)換器，輸入的數(shù)字量分別由按鍵K1,K2來(lái)調(diào)節(jié)，其中K1完成加1功能，而K2則完成減1功能，并把轉(zhuǎn)換的結(jié)構(gòu)西哦女冠到BUZZ蜂鳴器上。
標(biāo)簽： xilinx 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-08
上傳用戶：yoleeson
簡(jiǎn)單型UC-GUI字形產(chǎn)生器,在網(wǎng)站上找到的,直接輸入中文即可轉(zhuǎn)換所需的文檔
標(biāo)簽： UC-GUI
上傳時(shí)間： 2013-12-20
上傳用戶：yph853211
look1為電子看板的第二個(gè)芯片，使用自制的握手信號(hào)與look通訊，可以進(jìn)行數(shù)據(jù)傳送，以及控制16個(gè)數(shù)碼管顯示，此案例已成功用於生產(chǎn)現(xiàn)志，所用的元件很少，功能較大呢
標(biāo)簽： look1 芯片
上傳時(shí)間： 2017-01-02
上傳用戶：han_zh
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
