隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開(kāi)發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見(jiàn)雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開(kāi)研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶：zhangsan123
·詳細(xì)說(shuō)明：語(yǔ)音識(shí)別:語(yǔ)音矢量化及算法及與原文件的矢量對(duì)比功能源代碼文件列表: BShvoice ........\Debug ........\dllSudx.h ........\dllSudx.lib ........\SHvoice.cpp ........\SHvoice.dsp ......
標(biāo)簽： 語(yǔ)音識(shí)別 語(yǔ)音 矢量化 矢量
上傳時(shí)間： 2013-07-10
上傳用戶：博雅abcd
·詳細(xì)說(shuō)明：wince平臺(tái)上的語(yǔ)音識(shí)別程序，基于evc++ 4.0。文件列表: pocketsphinx-0.3 ................\aclocal.m4 ................\autogen.sh ................\ChangeLog ................\config.gu
標(biāo)簽： WinCE 語(yǔ)音識(shí)別 程序
上傳時(shí)間： 2013-07-06
上傳用戶：小草123
初始化SSD1963 STM32+SSD1963 驅(qū)動(dòng) 4.3" LCD（ 480*272） 初始化代碼，已調(diào)試通過(guò)。
標(biāo)簽： 1963 ssd 初始化
上傳時(shí)間： 2013-05-17
上傳用戶：W51631
proteus 7.10 漢化文件ISIS.dll、ARES.dll
標(biāo)簽： proteus 7.10 漢化
上傳時(shí)間： 2013-04-24
上傳用戶：huxz911
漢化注釋，可以對(duì)所有的排列項(xiàng)進(jìn)行詳細(xì)解釋，實(shí)用，實(shí)戰(zhàn)。。。
標(biāo)簽： Protel se_sch 99 漢化
上傳時(shí)間： 2013-07-24
上傳用戶：xymbian
開(kāi)關(guān)電源基本原理與設(shè)計(jì)介紹，臺(tái)達(dá)的資料，很好的
標(biāo)簽： 開(kāi)關(guān) 電源基本
上傳用戶：cursor
LED數(shù)碼管字型發(fā)生器，用了就知道，很好的。
標(biāo)簽： LED 數(shù)碼管 字型 生成器
上傳用戶：leesuper
CPLD初始化程序,用于DSP5416與SAA7111A的時(shí)序控制初始化.
標(biāo)簽： 7111A CPLD 5416 7111
上傳時(shí)間： 2013-08-08
上傳用戶：cc1915
使用FPGA實(shí)現(xiàn)直方圖基本處理——均衡化、規(guī)定化的例子
標(biāo)簽： FPGA 直方圖 均衡
上傳時(shí)間： 2013-08-16
上傳用戶：bensonlly
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
