<delect id="ocig2"></delect>
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語言
上傳時(shí)間： 2013-08-16
上傳用戶：梧桐
FPGA芯片的電源控制的 選擇,基礎(chǔ)要求
標(biāo)簽： FPGA 芯片 電源控制
上傳時(shí)間： 2013-08-17
上傳用戶：zhichenglu
在CPLD內(nèi)實(shí)現(xiàn)聲調(diào)和時(shí)間的控制，在LATTICE的ISPLEVER6.1下編譯通過?？梢孕薷亩〞r(shí)時(shí)間進(jìn)行聲調(diào)的修改
標(biāo)簽： CPLD 聲調(diào) 控制
上傳用戶：ysystc699
基礎(chǔ)知識(shí),ARM的開發(fā)利用,MCU的控制
標(biāo)簽： ARM MCU 控制
上傳用戶：蔣清華嗯
FPGA控制VGA接口顯示漢字!VHDL源碼!喜歡的朋友可以看看!
標(biāo)簽： FPGA VGA 控制 接口
上傳時(shí)間： 2013-08-19
上傳用戶：gundamwzc
adi串行AD AD9229的控制使用ISE平臺(tái) Verilog語言\r\n
標(biāo)簽： 9229 adi ISE AD
上傳用戶：1417818867
實(shí)現(xiàn)8通道模擬/數(shù)字轉(zhuǎn)換和數(shù)字/模擬轉(zhuǎn)換的例子,采用ISA總線控制邏輯.
標(biāo)簽： ISA 模擬 數(shù)字轉(zhuǎn)換 數(shù)字
上傳用戶：talenthn
AD9289的控制 使用Verilog語言
標(biāo)簽： Verilog 9289 AD 控制
上傳時(shí)間： 2013-08-20
上傳用戶：15501536189
控制三相步進(jìn)電機(jī)及光電編碼器的采集,當(dāng)電機(jī)停止時(shí),保證三相里面只有一相相通,防止停止時(shí)電流過大.
標(biāo)簽： 控制 三相 光電編碼器 步進(jìn)電機(jī)
上傳用戶：wdq1111
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳用戶：sk5201314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
