AD9289的控制 使用Verilog語(yǔ)言
資源簡(jiǎn)介:AD9289的控制 使用Verilog語(yǔ)言
上傳時(shí)間: 2013-08-20
上傳用戶:15501536189
資源簡(jiǎn)介:AD9289的控制 使用Verilog語(yǔ)言
上傳時(shí)間: 2016-08-20
上傳用戶:huannan88
資源簡(jiǎn)介:使用Verilog語(yǔ)言控制CPLD通過(guò)紅外收發(fā)器進(jìn)行紅外通訊,其中simple.qpf為發(fā)送端的工程文件,recive文件夾中的recive.qpf是接收端工程文件
上傳時(shí)間: 2016-11-01
上傳用戶:gonuiln
資源簡(jiǎn)介:使用Verilog語(yǔ)言完成了基于cordic算法求反正切的計(jì)算,精度為8次迭代
上傳時(shí)間: 2017-01-23
上傳用戶:壞天使kk
資源簡(jiǎn)介:基于FPGA的直流電機(jī)的PWM控制和步進(jìn)電機(jī)的細(xì)分驅(qū)動(dòng)控制。使用VHDL語(yǔ)言編寫,壓縮包里是Quartus下的工程。
上傳時(shí)間: 2017-09-26
上傳用戶:weixiao99
資源簡(jiǎn)介:本文介紹了使用Verilog語(yǔ)言進(jìn)行硬件設(shè)計(jì)的一些基本技巧
上傳時(shí)間: 2015-03-15
上傳用戶:wkchong
資源簡(jiǎn)介:使用Verilog語(yǔ)言編寫的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.
上傳時(shí)間: 2014-01-26
上傳用戶:417313137
資源簡(jiǎn)介:這是使用Verilog語(yǔ)言,基于MICRON公司的SDRAM開(kāi)發(fā)的SDRAM接口邏輯
上傳時(shí)間: 2014-01-03
上傳用戶:ynzfm
資源簡(jiǎn)介:實(shí)現(xiàn)了USB接口。介紹了如何使用Verilog語(yǔ)言實(shí)現(xiàn)USB的程序設(shè)計(jì)。
上傳時(shí)間: 2016-05-01
上傳用戶:ynwbosss
資源簡(jiǎn)介:使用Verilog 語(yǔ)言產(chǎn)生PWM波。只需要使用處理器或內(nèi)核直接配置相應(yīng)的寄存器就可以輸出PWM波。
上傳時(shí)間: 2017-01-03
上傳用戶:zsjzc
資源簡(jiǎn)介:使用Verilog語(yǔ)言編寫的使用SPI總線設(shè)置頻率LM2346,可通過(guò)設(shè)置其R寄存器對(duì)其輸出頻率進(jìn)行設(shè)置(需相應(yīng)的射頻電路相配合)。
上傳時(shí)間: 2017-04-08
上傳用戶:二驅(qū)蚊器
資源簡(jiǎn)介:8051核的DES源代碼 使用C語(yǔ)言寫的基于51核的DES原碼,變量定義使用匯編。占用了130字節(jié)RAM,比我所見(jiàn)到的包括匯編編寫的都要快。
上傳時(shí)間: 2013-12-25
上傳用戶:zhouchang199
資源簡(jiǎn)介:接觸式ic卡讀寫的程序。使用c語(yǔ)言編寫,開(kāi)發(fā)環(huán)境為keil。
上傳時(shí)間: 2015-12-07
上傳用戶:yulg
資源簡(jiǎn)介:使用Verilog語(yǔ)言編寫,把FPGA配置成一個(gè)fifo
上傳時(shí)間: 2015-12-25
上傳用戶:xiaoxiang
資源簡(jiǎn)介:用于兩個(gè)GNUGO圍棋程序通過(guò)進(jìn)程間通訊進(jìn)行對(duì)弈的程序。使用python語(yǔ)言開(kāi)發(fā),需要安裝這個(gè)語(yǔ)言開(kāi)發(fā)環(huán)境才能運(yùn)行。
上傳時(shí)間: 2013-12-07
上傳用戶:lili123
資源簡(jiǎn)介:8051的內(nèi)核代碼(Verilog語(yǔ)言),大家共享
上傳時(shí)間: 2014-01-22
上傳用戶:從此走出陰霾
資源簡(jiǎn)介:這個(gè)小的系統(tǒng)是使用java語(yǔ)言編寫的一個(gè)銀行類的小程序,
上傳時(shí)間: 2016-08-24
上傳用戶:lifangyuan12
資源簡(jiǎn)介:多項(xiàng)式的加法; 使用C語(yǔ)言實(shí)現(xiàn),可以實(shí)現(xiàn)多項(xiàng)式加法
上傳時(shí)間: 2017-05-31
上傳用戶:c12228
資源簡(jiǎn)介:在VGA顯示器上顯示8色豎彩條,使用Verilog語(yǔ)言編寫,quartusII編譯成功
上傳時(shí)間: 2014-01-01
上傳用戶:腳趾頭
資源簡(jiǎn)介:fpga-jpeg-Verilog在fpga平臺(tái)使用Verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)
上傳時(shí)間: 2013-08-28
上傳用戶:zoudejile
資源簡(jiǎn)介:一個(gè)pci接口的硬件描述語(yǔ)言的實(shí)現(xiàn)源代碼,用Verilog語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間: 2015-08-10
上傳用戶:zhichenglu
資源簡(jiǎn)介:完整的通訊錄程序 使用c語(yǔ)言編寫 有多種功能
上傳時(shí)間: 2015-09-08
上傳用戶:jackgao
資源簡(jiǎn)介:一個(gè)關(guān)于MEMORY設(shè)計(jì)的原代碼,使用Verilog編寫的 希望對(duì)大家有些幫助
上傳時(shí)間: 2013-12-24
上傳用戶:change0329
資源簡(jiǎn)介:我的第一款用易語(yǔ)言數(shù)據(jù)庫(kù)開(kāi)發(fā)的校園圖書管理系統(tǒng),功能十分的強(qiáng)大,完全使用易語(yǔ)言數(shù)據(jù)庫(kù)edb開(kāi)發(fā)成的.
上傳時(shí)間: 2013-12-04
上傳用戶:nanfeicui
資源簡(jiǎn)介:fpga-jpeg-Verilog在fpga平臺(tái)使用Verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)
上傳時(shí)間: 2013-12-14
上傳用戶:咔樂(lè)塢
資源簡(jiǎn)介:CAN_IPCore CAN協(xié)議的IP核源代碼 Verilog 語(yǔ)言
上傳時(shí)間: 2016-01-07
上傳用戶:skhlm
資源簡(jiǎn)介:在DOTNET環(huán)境中訪問(wèn)Oracle數(shù)據(jù)庫(kù)的方法實(shí)例,使用CSharp語(yǔ)言
上傳時(shí)間: 2014-12-05
上傳用戶:清風(fēng)冷雨
資源簡(jiǎn)介:GPIO的控制,使用MMAP來(lái)注冊(cè)GPIO,之后再以 *rGPBDAT = 0x11 等等直接更改位址
上傳時(shí)間: 2014-12-21
上傳用戶:yph853211
資源簡(jiǎn)介:這是一本關(guān)于Verilog編程語(yǔ)言的教程,對(duì)學(xué)習(xí)Verilog語(yǔ)言有幫助
上傳時(shí)間: 2016-09-05
上傳用戶:cc1915
資源簡(jiǎn)介:HT48F MCU系列2K位EEPROM Data Memory的讀寫 - 使用C語(yǔ)言
上傳時(shí)間: 2013-12-11
上傳用戶:agent