對(duì)于大型矩陣的乘積運(yùn)算和高階方陣的求逆運(yùn)算, 構(gòu)造了一種適用于多處理機(jī)系統(tǒng)的并行算法. 該方法能較大地節(jié)約計(jì)算機(jī)的工作單元, 提高計(jì)算速度和效率, 同時(shí)給出了具體的并行程序和計(jì)算結(jié)果.
上傳時(shí)間： 2013-10-13
上傳用戶：zw380105939
提出了一種針對(duì)JPEG圖像的通用隱寫分析算法。該算法提取了15個(gè)具有良好分類特性的特征參數(shù)，輸入構(gòu)建的LS-SVM分類器，以達(dá)到檢測(cè)載密圖像的目的。實(shí)驗(yàn)結(jié)果表明，該算法的檢測(cè)正確率較高，檢測(cè)速度快，能夠?qū)崿F(xiàn)針對(duì)各類JPEG載密圖像的有效檢測(cè)。
上傳時(shí)間： 2014-12-23
上傳用戶：dddddd55
基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽： FPGA 算法 電路設(shè)計(jì) 組合邏輯
上傳時(shí)間： 2014-01-08
上傳用戶：909000580
數(shù)字PID控制算法是將模擬PID離散化得到，各參數(shù)有著明顯的物理意義，調(diào)整方便，所以PID控制器很受工程技術(shù)人員的喜愛(ài)。
上傳時(shí)間： 2013-10-15
上傳用戶：nairui21
【開(kāi)源】線性CCD自適應(yīng)性算法攻略
上傳時(shí)間： 2013-10-23
上傳用戶：forzalife
PCB Layout自動(dòng)布線算法解密
標(biāo)簽： Layout PCB 自動(dòng)布線 算法
上傳時(shí)間： 2013-11-09
上傳用戶：13033095779
protel99se元件名系表
上傳時(shí)間： 2013-10-08
上傳用戶：liuwei6419
討論了PCB自動(dòng)設(shè)計(jì)中版面圖形數(shù)據(jù)組織和障礙數(shù)的建立。介紹了PCB自動(dòng)設(shè)計(jì)中分解算法、圖形相交算法機(jī)器在圖形數(shù)據(jù)處理中的應(yīng)用
標(biāo)簽： PCB 自動(dòng)布線 算法
上傳時(shí)間： 2013-11-12
上傳用戶：MATAIYES
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
影響數(shù)字信號(hào)處理發(fā)展的最主要因素之一就是處理速度。DFT使計(jì)算機(jī)處理頻域信號(hào)成為可能，但當(dāng)N很大時(shí)，直接計(jì)算N點(diǎn)DFT的計(jì)算量非常大。FFT可使DFT的運(yùn)算量下降幾個(gè)數(shù)量級(jí)，從而使數(shù)字信號(hào)處理的速度大大提高。本文介紹了如何利用高性能數(shù)字信號(hào)處理器實(shí)現(xiàn)FFT算法，給出了程序流程圖及關(guān)鍵程序源碼。該算法采用基2 FFT算法，參數(shù)計(jì)算主要采用查表法，計(jì)算量小，實(shí)時(shí)性高。在電網(wǎng)諧波檢測(cè)應(yīng)用中表明，該方法既能有效地檢測(cè)出電網(wǎng)諧波，又能滿足實(shí)時(shí)性要求。
標(biāo)簽： FFT 算法 電網(wǎng)諧波 檢測(cè)
上傳時(shí)間： 2013-10-21
上傳用戶：asaqq
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
