這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個(gè)很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數(shù)字時(shí)鐘.
標(biāo)簽： CPLD VHDL BCD 開發(fā)板
上傳時(shí)間： 2015-07-23
上傳用戶：李夢晗
一位全減器的ＶＨＤＬ的設(shè)計(jì)報(bào)告，里面包含完整的程序
上傳時(shí)間： 2015-07-23
上傳用戶：黃華強(qiáng)
FREESCALE 16位單片機(jī)片MC9S12DG128的EEPROM讀寫操作程序,支持字節(jié)讀寫,字讀寫,長字讀寫,由產(chǎn)品驗(yàn)證,放心使用
標(biāo)簽： FREESCALE EEPROM 讀寫 128
上傳時(shí)間： 2013-11-28
上傳用戶：yepeng139
FREESCALE 16位單片機(jī)片MC9S12DG128的定時(shí)器程序,可調(diào)整定時(shí)時(shí)間
標(biāo)簽： FREESCALE 128 MC9 S12
上傳時(shí)間： 2015-07-23
上傳用戶：shus521
SHIFT_8REG是8位的一個(gè)具有移位功能的寄存器，每一次數(shù)據(jù)打入都會(huì)從這個(gè)寄存器的最低位打入，并相應(yīng)進(jìn)行向左移位。 ODD_110BREG是一個(gè)3位的備份寄存器，寄存器中存放的是奇數(shù)幀的同步頭，也就是110。 EVEN_9BHREG是一個(gè)8位的備份寄存器，寄存器中存放的是偶數(shù)幀的同步頭，也就是10011011。這兩個(gè)寄存器的初始值在系統(tǒng)一開始就打入。
上傳時(shí)間： 2015-07-25
上傳用戶：TRIFCT
前段時(shí)間做的一個(gè)東西,用的24位高精度AD轉(zhuǎn)換芯片CS5532和12DA轉(zhuǎn)換器max531的AVR驅(qū)動(dòng).芯片用的是ATMEGA8515,開發(fā)環(huán)境ICCAVR.CS5532的內(nèi)部寄存器太多,設(shè)置有些復(fù)雜
標(biāo)簽： 5532 ATMEGA ICCAVR 8515
上傳時(shí)間： 2014-01-21
上傳用戶：電子世界
通用ASK信號(hào)解碼接收程序 1. 接收數(shù)據(jù)位數(shù)最多為40(5*8)位. 2. 由定時(shí)器對time進(jìn)行漸增,在TCC中斷程序中加入"INC TIME". 3. 寬脈沖最大允許時(shí)間和最小允許時(shí)間的計(jì)算方式: 脈沖允許時(shí)間=TCC 中斷時(shí)間(us)*設(shè)定數(shù)據(jù) 4. 在接收到完整的數(shù)據(jù)后建立rx_data_ok標(biāo)志. 5. 該子程序由主程序調(diào)用. 6. 數(shù)據(jù)格式:rx_data5.7為最高位,rx_data1.0為最低位. 7. 主程序在收到完整的數(shù)據(jù)后應(yīng)清空接收數(shù)據(jù)緩沖區(qū)后,才能調(diào)用再次接收.
上傳時(shí)間： 2015-08-08
上傳用戶：wsf950131
我自己寫的帶有異步清零端的8位可預(yù)置移位寄存器
上傳時(shí)間： 2015-08-12
上傳用戶：鳳臨西北
VHDL設(shè)計(jì)——16位A/D轉(zhuǎn)換器的設(shè)計(jì)
標(biāo)簽： VHDL 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-04
上傳用戶：JasonC
VHDL設(shè)計(jì)——16位D/A轉(zhuǎn)換器的設(shè)計(jì)
標(biāo)簽： VHDL 轉(zhuǎn)換器
上傳時(shí)間： 2015-08-19
上傳用戶：dyctj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
