信號完整性是高速數字系統中要解決的一個首要問題之一,如何在高速PCB 設計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經成為當今系統設計能否成功的關鍵。在這方面,差分線對具有很多優勢,比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩定的可靠性等。目前,差分線對在高速數字電路設計中的應用越來越廣泛,電路中最關鍵的信號往往都要采用差分線對設計。介紹了差分線對在PCB 設計中的一些要點,并給出具體設計方案。
上傳時間: 2014-12-24
上傳用戶:540750247
討論了高速PCB 設計中涉及的定時、反射、串擾、振鈴等信號完整性( SI)問題,結合CA2DENCE公司提供的高速PCB設計工具Specctraquest和Sigxp,對一采樣率為125MHz的AD /DAC印制板進行了仿真和分析,根據布線前和布線后的仿真結果設置適當的約束條件來控制高速PCB的布局布線,從各個環節上保證高速電路的信號完整性。
上傳時間: 2013-11-06
上傳用戶:zhang97080564
CMOS 邏輯系統的功耗主要與時脈頻率、系統內各閘極輸入電容及電源電壓有關,裝置尺寸縮小後,電源電壓也隨之降低,使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運作速度,因此系統時脈頻率可升高至 Ghz 範圍。
上傳時間: 2013-10-14
上傳用戶:immanuel2006
提出一種用于光伏發電系統與公用電網并網的逆變器定頻滯環電流控制新方法, 該方法首先基于電網線電壓空間矢量將復平面分為6 個扇區, 在每個扇區內實現兩相開關解耦分別控制相應的線電流; 然后, 在控制相的下一個線電流誤差周期到來時, 計算并調節下一周期的滯環寬度以達到定頻滯環電流跟蹤, 改善輸出電流波形, 提高控制精度。該方法的主要特點是不需要額外的模擬電路便可以實現開關頻率的穩定。利用Matlab 進行建模, 仿真結果證明了該方法對穩定滯環開關頻率是有效的, 同時也表明該方法應用于光伏并網逆變器是可行的。
上傳時間: 2013-10-28
上傳用戶:123312
用單片機AT89C51改造普通雙桶洗衣機:AT89C2051作為AT89C51的簡化版雖然去掉了P0、P2等端口,使I/O口減少了,但是卻增加了一個電壓比較器,因此其功能在某些方面反而有所增強,如能用來處理模擬量、進行簡單的模數轉換等。本文利用這一功能設計了一個數字電容表,可測量容量小于2微法的電容器的容量,采用3位半數字顯示,最大顯示值為1999,讀數單位統一采用毫微法(nf),量程分四檔,讀數分別乘以相應的倍率。電路工作原理 本數字電容表以電容器的充電規律作為測量依據,測試原理見圖1。電源電路圖。 壓E+經電阻R給被測電容CX充電,CX兩端原電壓隨充電時間的增加而上升。當充電時間t等于RC時間常數τ時,CX兩端電壓約為電源電壓的63.2%,即0.632E+。數字電容表就是以該電壓作為測試基準電壓,測量電容器充電達到該電壓的時間,便能知道電容器的容量。例如,設電阻R的阻值為1千歐,CX兩端電壓上升到0.632E+所需的時間為1毫秒,那么由公式τ=RC可知CX的容量為1微法。 測量電路如圖2所示。A為AT89C2051內部構造的電壓比較器,AT89C2051 圖2 的P1.0和P1.1口除了作I/O口外,還有一個功能是作為電壓比較器的輸入端,P1.0為同相輸入端,P1.1為反相輸入端,電壓比較器的比較結果存入P3.6口對應的寄存器,P3.6口在AT89C2051外部無引腳。電壓比較器的基準電壓設定為0.632E+,在CX兩端電壓從0升到0.632E+的過程中,P3.6口輸出為0,當電池電壓CX兩端電壓一旦超過0.632E+時,P3.6口輸出變為1。以P3.6口的輸出電平為依據,用AT89C2051內部的定時器T0對充電時間進行計數,再將計數結果顯示出來即得出測量結果。整機電路見圖3。電路由單片機電路、電容充電測量電路和數碼顯示電路等 圖3 部分組成。AT89C2051內部的電壓比較器和電阻R2-R7等組成測量電路,其中R2-R5為量程電阻,由波段開關S1選擇使用,電壓比較器的基準電壓由5V電源電壓經R6、RP1、R7分壓后得到,調節RP1可調整基準電壓。當P1.2口在程序的控制下輸出高電平時,電容CX即開始充電。量程電阻R2-R5每檔以10倍遞減,故每檔顯示讀數以10倍遞增。由于單片機內部P1.2口的上拉電阻經實測約為200K,其輸出電平不能作為充電電壓用,故用R5兼作其上拉電阻,由于其它三個充電電阻和R5是串聯關系,因此R2、R3、R4應由標準值減去1K,分別為999K、99K、9K。由于999K和1M相對誤差較小,所以R2還是取1M。數碼管DS1-DS4、電阻R8-R14等組成數碼顯示電路。本機采用動態掃描顯示的方式,用軟件對字形碼譯碼。P3.0-P3.5、P3.7口作數碼顯示七段筆劃字形碼的輸出,P1.3-P1.6口作四個數碼管的動態掃描位驅動碼輸出。這里采用了共陰數碼管,由于AT89C2051的P1.3-P1.6口有25mA的下拉電流能力,所以不用三極管就能驅動數碼管。R8-R14為P3.0-P3.5、P3.7口的上拉電阻,用以驅動數碼管的各字段,當P3的某一端口輸出低電平時其對應的字段筆劃不點亮,而當其輸出高電平時,則對應的上拉電阻即能點亮相應的字段筆劃。
上傳時間: 2013-12-31
上傳用戶:ming529
MCS51單片機內部有4個并行口,當內部并行口不夠用時可以外擴并行口芯片。可外擴的并行口芯片很多,分成2類:不可編程的并行口芯片(74LS3734和74LS245)和可編程的并行口芯片(8255)。7.1 不可編程并行口芯片的擴展7.1.1 74LS373的擴展1、 74LS245的結構2、 74LS245的引腳3、 74LS245與89C51的連接 7.1.2 74LS245的擴展 7.2 可編程并行口芯片的擴展 7.2.1 8255的結構7.2.2 8255的引腳7.2.3 8255的工作方式7.2.4 8255的控制字7.2.5 8255的應用
上傳時間: 2013-11-13
上傳用戶:lnnn30
為了實現數據采集終端與遠程服務器即時通信的需求,提出了一種基于Socket網絡編程的遠程物流防偽系統。該系統在Visual Studio結合SQL Server的開發平臺下,采用Socket套接字以及GPRS無線通信的方式實現數據采集終端對遠程服務器的查詢功能。運行結果表明:該系統具有操作方便、使用成本低和安裝容易等多項優點。在商品物流中,用戶能快速、及時查詢到商品的物流信息以及真偽信息, 該系統對企業物流跟蹤有著重要的意義。
上傳時間: 2013-12-20
上傳用戶:windypsm
研究基于IP 無線網絡中精細粒度可伸縮性( FGS) 視頻的傳輸。基于包交換的IP 無線網絡通常由兩段鏈路組成: 有線鏈路和無線鏈路。為了處理這種混合網絡中不同類型數據包的丟失情況, 對FGS 視頻增強層數據運用了一個具有比特平面間不平等差錯保護(BPUEP) 的多乘積碼前向糾錯(MPFEC) 方案進行信道編碼。對FGS 增強層每一個比特平面(BP) , 在傳輸層, 采用里德—索羅蒙碼(RS) 提供比特平面間的保護; 而在鏈路層, 則運用循環冗余校驗碼(CRC) 串聯率兼容穿孔卷積碼(RCPC) 提供數據包內保護。還提出了一個率失真優化的信源—信道聯合編碼的碼率配置方案, 仿真結果顯示出該方案在提高接收端視頻質量方面的優勢。
上傳時間: 2013-11-14
上傳用戶:1234567890qqq
特點 顯示值范圍-199999至999999位數 最高輸入頻率 5KHz 90度相位差加減算具有提高解析度4倍功能 輸入脈波具有預設刻度功能 定位基準值可任意設定 比較磁滯值可任意設定 數位化指撥設定操作簡易 3組繼電器輸出功能 2:主要規格 脈波輸入型式: Jump-pin selectable current sourcing(NPN) or current sinking (PNP) 脈波觸發電位: HI bias (CMOS) (VIH=7.5V, VIL=5.5V) LO bias (TTL) (VIH=3.7V, VIL=2.0V) 最高輸入頻率: <5KHz 定位置范圍: -199999 to 999999 second adjustabl 比較磁滯范圍: 0 to 9999 adjustable 繼電器容量: AC 250V-5A, DC 30V-7A 顯示值范圍: -199999 to 999999 顯示幕: Red high efficiency LEDs high 9.2mm (.36") 參數設定方式: Touch switches 感應器電源: 12VDC +/-3%(<60mA) 記憶方式: Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc (input/output) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間: 2014-12-03
上傳用戶:xjz632
本文從數字音頻壓縮技術和VLSI 技術近些年的發展介紹出發,強調了數字音頻壓縮技術的發展離不開VLSI 設計,同時也促進VLSI的發展。這才使得現在音頻的壓縮率越來越高的同時,音樂的質量也得到了很大的提升,而本文就主要介紹了一種壓縮率非常高的最新音頻格式:AAC 的音頻解碼器在FPGA 上的設計以及實現。
上傳時間: 2013-10-26
上傳用戶:邶刖