黑人巨大精品欧美一区,91精品久久久久久久久不口人,欧美一二三区

數(shù)據(jù)庫設(shè)計(jì)文件

三菱電梯p1-sh程式現此電梯已很少

三菱電梯p1-sh程式現此電梯已很少，此程式直接拷貝和復制使用

標簽： 電梯 sh 三菱程式

上傳時間： 2014-01-24

上傳用戶：變形金剛
shrike is a utility application that acts as a testbed for shaders written in Sh

shrike is a utility application that acts as a testbed for shaders written in Sh

標簽： application shaders utility testbed

上傳時間： 2016-01-04

上傳用戶：moshushi0009
Delphi中工作列狀態區的設計參考文件資料

Delphi中工作列狀態區的設計參考文件資料

標簽： Delphi

上傳時間： 2013-12-16

上傳用戶：gxmm
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的

這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的

標簽： BIC-MIMO-OFDM 2007 系統性能分析

上傳時間： 2016-01-14

上傳用戶：BIBI
使用BOA Constructor開啟MainApp.py就可以管理計算機的視窗專案。工具：BOA Constructor 利用Python的數學運算能力結合GUI介面的多功能計算機

使用BOA Constructor開啟MainApp.py就可以管理計算機的視窗專案。工具：BOA Constructor 利用Python的數學運算能力結合GUI介面的多功能計算機

標簽： Constructor BOA MainApp Python

上傳時間： 2013-12-24

上傳用戶：ddddddos
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計這段程式碼主要是把資料儲存到config.txt這個檔案中

需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。

標簽： Python Constructor config 2.3

上傳時間： 2014-01-17

上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式

將Verilog設計轉成VHDL設計的程式

標簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式

將VHDL設計轉換成Verilog設計的程式

標簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼

JPEG的硬體設計採用的是VHDL設計,有源碼

標簽： JPEG VHDL 有源

上傳時間： 2016-01-18

上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

標簽： WiMax FPGA OFDM VHDL

上傳時間： 2016-01-22

上傳用戶：zhuyibin