PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
實(shí)訓(xùn)1 數(shù)據(jù)跳線的制作與測試實(shí)訓(xùn)
標(biāo)簽： 數(shù)據(jù)跳線 測試
上傳時(shí)間： 2013-10-09
上傳用戶：yyq123456789
交直流轉(zhuǎn)換器 AT-VA2-D-A3-DD-ADL 1．產(chǎn)品說明 AT系列轉(zhuǎn)換器/分配器主要設(shè)計(jì)使用于一般訊號迴路中之轉(zhuǎn)換與隔離；如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(jì)(三線式)、電阻(二線式)及交流電壓/電流等訊號，機(jī)種齊全。 此款薄型設(shè)計(jì)的轉(zhuǎn)換器/分配器，除了能提供兩組訊號輸出（輸出間隔離）或24V激發(fā)電源供傳送器使用外，切換式電源亦提供了安裝的便利性。上方并設(shè)計(jì)了電源、輸入及輸出指示燈及可插拔式接線端子方便現(xiàn)場施工及工作狀態(tài)檢視。 2.產(chǎn)品特點(diǎn) 可選擇帶指撥開關(guān)切換，六種常規(guī)輸出信號0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。 雙回路輸出完全隔離，可選擇不同信號。 設(shè)計(jì)了電源、輸入及輸出LED指示燈，方便現(xiàn)場工作狀態(tài)檢視。 規(guī)格選擇表中可指定選購0.1%精度 17.55mm薄型35mm導(dǎo)軌安裝。 依據(jù)CE國際標(biāo)準(zhǔn)規(guī)范設(shè)計(jì)。 3.技術(shù)規(guī)格 用途：信號轉(zhuǎn)換及隔離 過載輸入能力：電流：10×額定10秒 第二組輸出：可選擇 精確度: 交流: ≦±0.5% of F.S. 直流: ≦±0.2% of F.S. 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應(yīng)時(shí)間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.，2組輸出可個(gè)別調(diào)整 零點(diǎn)校正范圍:≤ ±10% of F.S.，2組輸出可個(gè)別調(diào)整 隔離:AC 2.0 KV 輸出1與輸出2之間 隔離抗阻：DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購規(guī)格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結(jié)露 溫度系數(shù): ≤ 100PPM/ ºC (0~50 ºC) 儲(chǔ)存溫度: -10~70 ºC 保護(hù)等級: IP 42 振動(dòng)測試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質(zhì): ABS防火材料，UL94V0 安裝軌道: 35mm DIN導(dǎo)軌 (EN50022) 重量: 250g 安全規(guī)范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規(guī)格：AT-VA2-D-A3-DD-ADL 交直流轉(zhuǎn)換器，2組輸出，輸入交流輸入0-19.99mA，輸出1:4-20mA,輸出2：4-20mA，工作電源AC/DC20-56V
標(biāo)簽： 交直流 轉(zhuǎn)換器
上傳時(shí)間： 2013-11-22
上傳用戶：nem567397
數(shù)字電子技朮
標(biāo)簽：
上傳時(shí)間： 2013-10-09
上傳用戶：1101055045
用AVR單片機(jī)實(shí)現(xiàn)快速跳頻
上傳時(shí)間： 2013-10-23
上傳用戶：cicizoe
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶：a673761058
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-21
上傳用戶：JIMMYCB001
J-Link V8個(gè)人使用經(jīng)驗(yàn)寫成的用戶手冊
標(biāo)簽： J-Link 經(jīng)驗(yàn) 用戶手冊
上傳時(shí)間： 2013-10-07
上傳用戶：hulee
教你如何制作一個(gè)J-Link V8仿真器！ 已經(jīng)成功！
上傳時(shí)間： 2013-10-15
上傳用戶：truth12
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
