欧美激情久久久久久,亚洲欧美精品一区二区,亚洲精品成人久久久998

數(shù)值算法

基于FPGA的數(shù)字存儲示波器的設(shè)計.rar

數(shù)字存儲示波器在儀器儀表領(lǐng)域中占有重要的地位，應(yīng)用范圍相當(dāng)廣泛，所以對示波器的研制有重要的理論和實際意義。本文針對數(shù)字存儲示波器的設(shè)計進(jìn)行了深入的研究，旨在研制出100MHz帶寬的數(shù)字存儲示波器。從各個方面考慮，選用了DSP、FPGA和單片機(jī)的方案來設(shè)計整個系統(tǒng)。整個系統(tǒng)采用單通道的方式。信號進(jìn)來首先經(jīng)過前端的調(diào)理電路把信號電壓調(diào)整到AD的輸入電壓范圍之內(nèi)，這里調(diào)理電路主要是由信號衰減電路和信號放大電路所組成。調(diào)理后的信號再送到AD變換電路里面完成信號的數(shù)字化。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中，并把數(shù)據(jù)保存到FPGA中的FIFO中，F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測、時基電路等。 DSP處理器主要是用來從FIFO中提取數(shù)據(jù)并進(jìn)行相應(yīng)的處理。因為DSP運(yùn)算速度快，所以本文利用DSP來完成濾波和波形重建的時候的插值算法等功能。然后DSP利用其多緩沖串口把數(shù)據(jù)送到單片機(jī)，單片機(jī)把從DSP中發(fā)送過來的數(shù)據(jù)顯示到LCD上，同時利用單片機(jī)來管理鍵盤等功能。在軟件方面主要完成了程序的一些初始化驅(qū)動，比如說是FLASH驅(qū)動、LCD驅(qū)動、DSP串口初始化、FPGA初始化等相關(guān)工作。由于本文采用FPGA，使得數(shù)字存儲示波器的設(shè)計比較靈活，容易升級。可以根據(jù)自己的需要進(jìn)行相關(guān)的改進(jìn)，例如對外圍電路做進(jìn)一步地擴(kuò)展。

標(biāo)簽： FPGA 數(shù)字存儲示波器

上傳時間： 2013-04-24

上傳用戶：hw1688888
基于FPGA的3D頭盔顯示設(shè)備研究.rar

圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現(xiàn)場景的三維信息，提供場景更為全面、詳實的信息，在醫(yī)學(xué)、軍事、娛樂具有廣泛的應(yīng)用前景。而現(xiàn)有的3D立體顯示設(shè)備價格都比較貴，基于此，本人研究了基于SDRAM存儲器和FPGA處理器的3D頭盔顯示設(shè)備并且設(shè)計出硬件和軟件系統(tǒng)。該系統(tǒng)圖像效果好，并且價格成本便宜，從而具有更大的實用性。本文完成的主要工作有三點： 1.設(shè)計了基于FPGA處理器和SDRAM存儲器的3D頭盔顯示器。該方案有別于現(xiàn)有的基于MCU、DSP和其它處理芯片的方案。本方案能通過線性插值算法把1024×768的分辨率變成800×600的分辨率，并能實現(xiàn)120HZ圖像刷新率，采用SDRAM作為高速存儲器，并且采用乒乓操作，有別于其它的開關(guān)左右眼視頻實現(xiàn)立體圖像。在本方案中每時每刻都是左右眼視頻同時輸出，使得使用者感覺不到視頻圖像有任何閃爍，減輕眼睛疲勞。本方案還實現(xiàn)了圖像對比對度調(diào)節(jié)，液晶前照光調(diào)節(jié)(調(diào)節(jié)輸出脈沖的占空比)，立體圖像源自動識別，還有人性化的操作界面(OSD)功能。 2.完成了該系統(tǒng)的硬件平臺設(shè)計和軟件設(shè)計。從便攜性角度考慮，盡量減小PCB板面積，給出了它們詳細(xì)的硬件設(shè)計電路圖。完成了FPGA系統(tǒng)的設(shè)計，包括系統(tǒng)整體分析，各個模塊的實現(xiàn)原理和具體實現(xiàn)的方法。完成了單片機(jī)對AD9883的配置設(shè)計。 3.完成了本方案的各項測試和調(diào)試工作，主要包括：數(shù)據(jù)采集部分測試、數(shù)據(jù)存儲部分測試、FPGA器件工作狀態(tài)測試、以電腦顯示器作為顯示器的聯(lián)機(jī)調(diào)試和以HX7015A作為顯示器的聯(lián)機(jī)調(diào)試，并且最終調(diào)試通過，各項功能都滿足預(yù)期設(shè)計的要求。實驗和分析結(jié)果論證了系統(tǒng)設(shè)計的合理性和使用價值。本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統(tǒng)完全可以實現(xiàn)高質(zhì)量的立體視覺效果，從而可以將該廉價的3D頭盔顯示系統(tǒng)用于我國現(xiàn)代化建設(shè)中所需要的領(lǐng)域。

標(biāo)簽： FPGA 顯示設(shè)備

上傳時間： 2013-07-16

上傳用戶：xiaoxiang
基于FPGA的實時圖像采集與處理系統(tǒng)研究.rar

隨著數(shù)碼技術(shù)的不斷發(fā)展，數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，其實時處理技術(shù)成為研究的熱點。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點使其非常適用于進(jìn)行一些基于像素級的圖像處理。傳統(tǒng)的圖像顯示系統(tǒng)必須連接到PC才能觀察圖像視頻，存在著高速實時性、穩(wěn)定性問題。本設(shè)計脫離高清晰工業(yè)相機(jī)必須與PC連接才可以觀看到高清晰圖像的束縛，實現(xiàn)系統(tǒng)的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器，提出用硬件實現(xiàn)Bayer格式到RGB格式轉(zhuǎn)換的設(shè)計方案，完成由黑白圖像到高清彩色圖像的轉(zhuǎn)換，用SDRAM作緩存，輸出標(biāo)準(zhǔn)VGA信號，可直接連接VGA顯示器、投影儀等設(shè)備進(jìn)行實時的視頻圖像觀看，與模擬相機(jī)740X576分辨率(480線)圖像相比，設(shè)計圖像畫質(zhì)相當(dāng)于1280X1024分辨率(750線)，最高幀率25fps，整個結(jié)構(gòu)應(yīng)用FPGA作為主控制器，用少量的緩存代替?zhèn)鹘y(tǒng)的大容量存儲，加快了運(yùn)算速率，減小了電路規(guī)模，滿足圖像實時處理的要求，使展現(xiàn)出來的視頻圖像得到質(zhì)的飛躍。可以廣泛應(yīng)用于工業(yè)控制和遠(yuǎn)程監(jiān)控等領(lǐng)域。論文研究的重點是采用altera公司EP2C芯片前端驅(qū)動CMOS圖像傳感器，實時采集Bayer圖像象素，分析研究CFA圖像插值算法，實現(xiàn)了基于FPGA的實時線性插值算法，能夠?qū)斎胧敲肯袼?bit、分辨率為1280×1204的Bayer模式圖像數(shù)據(jù)進(jìn)行實時重構(gòu)，輸出彩色RGB圖像。由端口FIFO作為數(shù)據(jù)緩沖，存儲一幀圖像到高速SDRAM，構(gòu)建VGA顯示控制器，實現(xiàn)對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進(jìn)行實時顯示。整個模塊結(jié)構(gòu)包括電源模塊單元等、CMOS成像單元、FPGA數(shù)據(jù)處理單元、SDRAM控制單元、VGA顯示接口單元。最后，對系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實驗驗證，系統(tǒng)達(dá)到了實時性，能正確和可靠的工作。整個設(shè)計模塊能夠滿足高幀率和高清晰的實時圖像處理，占用系統(tǒng)資源很少，用較少的時間完成了圖像數(shù)據(jù)的轉(zhuǎn)換，提高了效率。

標(biāo)簽： FPGA 實時圖像采集與處理系統(tǒng)

上傳時間： 2013-06-08

上傳用戶：zhengjian
基于FPGA的海事衛(wèi)星突發(fā)信號位同步檢測研究及實現(xiàn).rar

碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標(biāo)簽： FPGA 海事衛(wèi)星信號

上傳時間： 2013-04-24

上傳用戶：yare
雙信號快速測頻技術(shù)及FPGA實現(xiàn)

建立在數(shù)據(jù)率轉(zhuǎn)換技術(shù)之上的寬帶數(shù)字偵察接收機(jī)要求能夠?qū)崿F(xiàn)高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數(shù)據(jù)率轉(zhuǎn)換技術(shù)是寬帶數(shù)字偵察接收機(jī)關(guān)鍵技術(shù)之一，是解決寬帶數(shù)字接收機(jī)中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術(shù)以及帶通濾波，即寬帶數(shù)字下變頻技術(shù)，是實現(xiàn)數(shù)據(jù)率轉(zhuǎn)換系統(tǒng)的關(guān)鍵技術(shù)。本文首先介紹了寬帶數(shù)字偵察接收關(guān)鍵技術(shù)之一的數(shù)據(jù)率轉(zhuǎn)換技術(shù)，著重研究了快速、高精度雙信號測頻算法以及實驗系統(tǒng)硬件實現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號特征，指出寬帶數(shù)字接收機(jī)必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實時的響應(yīng)時間。給出了一種頻率引導(dǎo)式的數(shù)字接收機(jī)方案，簡要介紹這種接收機(jī)的關(guān)鍵技術(shù)——快速、高精度頻率估計以及高效的數(shù)據(jù)率轉(zhuǎn)換。 (2)介紹了FFT技術(shù)在測頻算法中的應(yīng)用，比較了FFT專用芯片及其優(yōu)點和缺點，指出為了滿足實時處理要求，必須選用FPGA設(shè)計FFT模塊。 (3)在分析常規(guī)的插值算法基礎(chǔ)上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數(shù)的實部構(gòu)造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關(guān)理論，提出了結(jié)合FFT和自相關(guān)的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調(diào)并對消該頻率成分，最后利用自相關(guān)理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術(shù)，研究了信號平方與FFT結(jié)合的雙信號頻率估計算法。根據(jù)信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術(shù)提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴(kuò)展到復(fù)信號，F(xiàn)PGA硬件實現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數(shù)估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強(qiáng)信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達(dá)雙信號頻率估計的FPGA硬件實現(xiàn)架構(gòu)，并進(jìn)行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統(tǒng)的硬件設(shè)計方案，給出了快速測頻及帶寬估計模塊設(shè)計。

標(biāo)簽： FPGA 信號測頻

上傳時間： 2013-06-02

上傳用戶：youke111
基于ARM的時差法超聲波流量計研制

超聲波流量計以非接觸、精度高、使用方便等優(yōu)點，在氣象、石油、化工、醫(yī)藥、水資源管理等領(lǐng)域獲得了廣泛的應(yīng)用。近年來，隨著數(shù)字處理技術(shù)和微處理器技術(shù)的發(fā)展，超聲波流量計作為一種測量儀表也得到了長足進(jìn)步。本課題將ARM微控制器用于流量測量儀表的研制，拓展了儀表的開發(fā)空間，符合嵌入式技術(shù)的發(fā)展方向。本文詳細(xì)介紹了超聲波時差法流量測量原理及基于LPC2214的超聲波流量計系統(tǒng)設(shè)計方案和軟硬件實現(xiàn)方法，并對測時算法進(jìn)行了詳細(xì)討論。通過分析和借鑒國外超聲波流量測量的先進(jìn)技術(shù)和方法，得出了改進(jìn)的時差法測量方案。系統(tǒng)硬件設(shè)計了超聲波發(fā)射、接收及放大電路，采用高速模數(shù)轉(zhuǎn)換器數(shù)字化接收信號，并對ARM系統(tǒng)電路中的電源電路，存儲器電路，通信接口電路等進(jìn)行了詳細(xì)介紹。系統(tǒng)軟件詳細(xì)分析了嵌入式操作系統(tǒng)uClinux的移植方法，給出構(gòu)建ARM-uClinux平臺的步驟，并基于此平臺，完成了系統(tǒng)軟件設(shè)計。測時算法運(yùn)用數(shù)字濾波技術(shù)提高信號信噪比，采用方差比檢驗方法和插值算法，提高測時定位精度。系統(tǒng)設(shè)計良好的人機(jī)交互界面和通信調(diào)試接口，提高了ARM系統(tǒng)的軟件開發(fā)調(diào)試效率；在保證流量計系統(tǒng)功能的同時，盡量簡化硬件電路設(shè)計，降低研制成本，使設(shè)計更具合理性。

標(biāo)簽： ARM 時差法超聲波流量計

上傳時間： 2013-04-24

上傳用戶：mosliu
基于ARM技術(shù)的大氣激光信號處理技術(shù)研究

大氣激光通信是指以激光光波作為載體，大氣作為傳輸介質(zhì)的光通信系統(tǒng)。在空間大氣激光通信中，由于大氣的散射、吸收，大氣湍流等作用，在激光接收端就會出現(xiàn)光斑抖動、相位起伏等現(xiàn)象，因此研究一種適合在高速率、弱信號條件下處理技術(shù)，保證激光信號的誤碼率是有著十分重要的意義。本文研究了一種基于嵌入式微處理器系統(tǒng)的大氣激光信號處理方法。文章從空間激光發(fā)展現(xiàn)狀及信道環(huán)境出發(fā)，提出了一種采用ARM微處理控制器并在控制器上移植實時操作系統(tǒng)μC/OS-Ⅱ，運(yùn)用浮動閾值算法來減小大氣信道對激光探測的影響的方法。在測試中，取得了比較好的實驗效果。

標(biāo)簽： ARM 大氣信號處理激光

上傳時間： 2013-04-24

上傳用戶：prczsf
OFDM信道估計模塊運(yùn)算部件的FPGA設(shè)計

正交頻分復(fù)用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技術(shù)通過將整個信道分為多個帶寬相等并行傳輸?shù)淖有诺溃ㄟ^將信息經(jīng)過子信道獨立傳輸來實現(xiàn)通信，子信道的正交性可以保證最大限度的利用頻譜資源。OFDM系統(tǒng)通過循環(huán)前綴來消除符號間干擾(ISI)，通過IDFT/DFT調(diào)制解調(diào)降低了系統(tǒng)實現(xiàn)的復(fù)雜度。由于其頻譜利用率高，抗多徑能力強(qiáng)，在多種通信場合中都得到了應(yīng)用。雖然有著上述優(yōu)點，但為了準(zhǔn)確的恢復(fù)信號，信道估計是OFDM系統(tǒng)中必須實現(xiàn)的一環(huán)。本文正是針對OFDM接收機(jī)中的信道估計模塊的運(yùn)算部件的實現(xiàn)進(jìn)行了研究。首先，研究了OFDM信道估計的LS算法，一階線性插值算法，二次多項式插值算法，建立了適用于寬帶通信系統(tǒng)的信道估計模塊模型。其次研究了加法器電路和乘法器電路的實現(xiàn)，包括進(jìn)位行波加法器，曼徹斯特進(jìn)位鏈，超前進(jìn)位加法器和乘法原理，陣列乘法器，wallace樹乘法器及BOOTH編碼算法，并分析了各種電路的特性及優(yōu)缺點。接著研究了幾種主要的除法器設(shè)計算法，包括數(shù)字循環(huán)算法，基于函數(shù)迭代的算法，以及CORDIC算法，結(jié)合信道估計的特點選擇了函數(shù)迭代和CORDIC算法作為具體實現(xiàn)的方法。最后，在前面的設(shè)計的基礎(chǔ)上在FPGA芯片上實現(xiàn)了前面的設(shè)計方案。

標(biāo)簽： OFDM FPGA 信道估計模塊

上傳時間： 2013-06-06

上傳用戶：yyyyyyyyyy
基于ARM與FPGA的高速數(shù)據(jù)采集技術(shù)研究

本文研究基于ARM與FPGA的高速數(shù)據(jù)采集系統(tǒng)技術(shù)。論文完成了ARM+FPGA結(jié)構(gòu)的共享存儲器結(jié)構(gòu)設(shè)計，實現(xiàn)了ARMLinux系統(tǒng)的軟件設(shè)計，包括觸摸屏控制、LCD顯示、正弦插值算法設(shè)計以及各種顯示算法設(shè)計等。同時進(jìn)行了信號的高速采集和處理的實際測試，對實驗測試數(shù)據(jù)進(jìn)行了分析。論文分別從軟件和硬件兩方面入手，闡述了基于ARM處理器和FPGA芯片的高速數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計方法，以及基于ARMLinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。硬件方面，在FPGA平臺上，我們首先利用乒乓操作的方式將一路高速數(shù)據(jù)信號轉(zhuǎn)換成頻率為原來頻率1/4的4路低速數(shù)據(jù)信號，再將這四路數(shù)據(jù)分別存儲到4個FIFO中，然后再對這4個FIFO中的數(shù)據(jù)拼接并存儲在FPGA片上的雙端口雙時鐘RAM中，最后將FPGA的雙端口雙時鐘RAM掛載到ARM系統(tǒng)的總線上，實現(xiàn)了ARM和FPGA共享存儲器的系統(tǒng)結(jié)構(gòu)，使ARM處理器可以直接讀取這個雙端口雙時鐘的RAM中的數(shù)據(jù)，從而大大提高了數(shù)據(jù)采集與處理的效率。在采樣頻率控制電路設(shè)計方面，我們通過使FIFO的數(shù)據(jù)存儲時鐘降低為標(biāo)準(zhǔn)狀態(tài)下的1/n實現(xiàn)數(shù)據(jù)采集頻率降為標(biāo)準(zhǔn)狀態(tài)的1/n，從而實現(xiàn)了由FPGA控制的可變頻率的數(shù)據(jù)采集系統(tǒng)。軟件方面，為了更有效地管理和拓展系統(tǒng)功能，我們移植了ARMLinux操作系統(tǒng)，并在S3C2410平臺上設(shè)計實現(xiàn)了基于Linux操作系統(tǒng)的觸摸屏驅(qū)動程序設(shè)計、LCD驅(qū)動程序移植、自定義的FPGA模塊驅(qū)動程序設(shè)計、LCD顯示程序設(shè)計、多線程的應(yīng)用程序設(shè)計。應(yīng)用程序能夠控制FPGA數(shù)據(jù)采集系統(tǒng)工作。在前端采樣頻率為125MHz情況下，系統(tǒng)可以正常工作。能夠?qū)崿F(xiàn)對頻率在5MHz以下的信號波形的直接顯示；對5MHz至40MHz的信號，使用正弦插值算法進(jìn)行處理，顯示效果良好。同時這種硬件結(jié)構(gòu)可擴(kuò)展性強(qiáng)，可以在此基礎(chǔ)上實現(xiàn)8路甚至16路緩沖的系統(tǒng)結(jié)構(gòu)，可以使系統(tǒng)支持更高的采樣頻率。

標(biāo)簽： FPGA ARM 高速數(shù)據(jù) 采集

上傳時間： 2013-07-04

上傳用戶：林魚2016
海事衛(wèi)星突發(fā)信號位同步檢測

碼元定時恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實現(xiàn)。本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時恢復(fù)算法以及衡量系統(tǒng)性能的各項指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。在此基礎(chǔ)上提出了一種充分利用報頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實現(xiàn)，效果良好。在長突發(fā)形式下的報頭時鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發(fā)信道位同步跟蹤。論文對兩個突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計以及硬件實現(xiàn)的全過程，滿足系統(tǒng)要求。

標(biāo)簽： 海事衛(wèi)星信號位同步檢測

上傳時間： 2013-04-24

上傳用戶：zukfu