改良遺傳算法在圖像多閾值分割中的應(yīng)用
標(biāo)簽： 算法 圖像 中的應(yīng)用 閾值分割
上傳時(shí)間： 2017-09-27
上傳用戶：fandeshun
本文主要研究了遺傳算法在圖像閾值分割中的應(yīng)用。
上傳時(shí)間： 2015-05-02
上傳用戶：rmn_jafari
針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像 連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識(shí)別、并 記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡(jiǎn)單性、規(guī)則性和可擴(kuò)展性的 特點(diǎn)。
標(biāo)簽： FPGA 二值圖像 標(biāo)記 快速算法基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)
上傳時(shí)間： 2016-11-19
上傳用戶：nathanlgy
二值化和車牌識(shí)別算法：對(duì)二值化和車牌中數(shù)字識(shí)別的部分代碼進(jìn)行了總結(jié)
上傳時(shí)間： 2019-03-13
上傳用戶：@yang
ksw,算法,熵,閾值分割 主要是基于ksw熵雙閾值分割，利用遺傳算法進(jìn)行優(yōu)化選擇合適的閾值
上傳時(shí)間： 2021-04-13
上傳用戶：tankang
多閾值分割優(yōu)化算法，主要利用otsu+遺傳算法實(shí)現(xiàn)圖像的三閾值分割
上傳時(shí)間： 2021-04-13
上傳用戶：tankang
隨著電力電子技術(shù)的飛速發(fā)展,越來(lái)越多的電力電子裝置被廣泛應(yīng)用到各個(gè)領(lǐng)域,其中相當(dāng)一部分負(fù)荷具有非線性或具有時(shí)變特性,使電網(wǎng)中暫態(tài)沖擊、無(wú)功功率、高次諧波及三相不平衡問(wèn)題日趨嚴(yán)重,給電網(wǎng)的供電質(zhì)量造成嚴(yán)重的污染和損耗.因此,對(duì)電力系統(tǒng)進(jìn)行諧波抑制和無(wú)功補(bǔ)償,提高電網(wǎng)供電質(zhì)量變得十分重要.電力有源濾波器(Active Power Filter,簡(jiǎn)稱APF)與無(wú)源濾波器相比,APF具有高度可控制和快速響應(yīng)特性,并且能跟蹤補(bǔ)償各次諧波、自動(dòng)產(chǎn)生所需變化的無(wú)功功率和諧波功率,其特性不受系統(tǒng)影響,無(wú)諧波放大威脅.并聯(lián)型電力有源濾波器(Shunt Active Power Filter,簡(jiǎn)稱SAPF)更是得到了廣泛的應(yīng)用. 近年來(lái),自適應(yīng)算法中的遞推最小二乘法(簡(jiǎn)稱RLS)應(yīng)用越來(lái)越廣泛,該算法簡(jiǎn)單,收斂速度快.應(yīng)用基于RLS自適應(yīng)算法的濾波器(簡(jiǎn)稱RLS濾波器),可以快速有效的濾除雜波,同時(shí)自動(dòng)調(diào)整濾波器參數(shù),不斷改進(jìn)濾波性能,最終得到所需的信號(hào). 本文研究了基于平均功率和RLS自適應(yīng)算法的并聯(lián)型有源濾波器.它的參考電流是一個(gè)同電網(wǎng)相電壓同相位的三相平衡的有功電流,它包含兩個(gè)分量:一個(gè)是由實(shí)測(cè)的三相負(fù)載瞬時(shí)功率計(jì)算得到的,基于平均功率算法的電網(wǎng)應(yīng)該為負(fù)載各相提供的有功電流瞬時(shí)參考值；另一個(gè)是為了維持有源濾波器中逆變器的直流母線電壓基本恒定,主要通過(guò)RLS濾波器計(jì)算得出的電網(wǎng)各相應(yīng)該提供的有功電流瞬時(shí)參考值.兩個(gè)分量的計(jì)算共同構(gòu)成了該有源濾波器參考電流的計(jì)算.補(bǔ)償電流指令值與實(shí)際補(bǔ)償電流比較生成控制逆變橋工作的PWM脈沖,生成補(bǔ)償電流,達(dá)到補(bǔ)償負(fù)載無(wú)功和抑制諧波的目的. 應(yīng)用RLS濾波器得到維持直流母線電壓恒定的直流側(cè)有功系數(shù)A<,dc>,克服了傳統(tǒng)PI控制中參數(shù)難以得到且由于參數(shù)過(guò)于敏感而導(dǎo)致補(bǔ)償后電流紋波太大的問(wèn)題.使得當(dāng)穩(wěn)態(tài)時(shí)SAPF自身的功率損耗和暫態(tài)負(fù)載變化時(shí)因?yàn)橹绷鱾?cè)電容提供電網(wǎng)和負(fù)載之間的有功功率差而引起的電壓的波動(dòng)迅速反饋到指令電流的計(jì)算中.RLS算法收斂快,SAPF實(shí)時(shí)性大大提高.基于該方法的SAPF結(jié)構(gòu)簡(jiǎn)單,無(wú)需鎖相器. 根據(jù)本文的算法應(yīng)用MATAB建立了仿真系統(tǒng),仿真結(jié)果表明基于該算法的SAPF的可行性和實(shí)時(shí)性.
標(biāo)簽： RLS 功率 自適應(yīng)算法
上傳時(shí)間： 2013-04-24
上傳用戶：mfhe2005
隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。 本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。 整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。
上傳時(shí)間： 2013-07-29
上傳用戶：愛(ài)順不順
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫(huà)質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)
上傳時(shí)間： 2013-06-13
上傳用戶：夜月十二橋
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號(hào)是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會(huì)引起彩色爬行、畫(huà)面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫(huà)面的視覺(jué)效果，去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí)，視頻信號(hào)本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺(jué)效果上的缺陷。增加掃描頻率會(huì)把這些視覺(jué)缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對(duì)圖像大小變化的要求就必須對(duì)原始信號(hào)分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過(guò)用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來(lái)的電路板級(jí)產(chǎn)品集成芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對(duì)設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點(diǎn)對(duì)去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡(jiǎn)單到復(fù)雜的深入研究，分別給出了最簡(jiǎn)解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡(jiǎn)解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn)，達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場(chǎng)合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對(duì)靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過(guò)對(duì)已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對(duì)靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上，對(duì)欲生成的變頻后的場(chǎng)間插值幀進(jìn)行運(yùn)動(dòng)估計(jì)，根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場(chǎng)間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式，通過(guò)對(duì)三步搜索算法的高效實(shí)現(xiàn)，將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間： 2013-07-19
上傳用戶：米卡
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
