<bdo id="m0ack"></bdo>
第1章 引 言產業界人士和觀察家（甚至包括那些經過多年外層空間旅行剛剛返回這個世界的人）都已經很清楚，因特網（ I n t e r n e t）發展所達到的地位和其所產生的現象都不同于本世紀或上世紀所提出的任何一種技術。 I n t e r n e t的延伸和影響范圍、有關 I n t e r n e t 出版物、以及包括美國在線（A O L）、美國電報電話公司（ AT & T）和微軟公司等I n t e r n e t產業界的大量風險投資者，這一切都會使我們有一種紛繁迷亂的感覺。所有這些都是通過這樣或那樣的方式與 I n t e r n e t連接起來。I n t e r n e t也是Joe Sixpack和Fortune 1000這樣的網站每天都關心、考慮和使用的唯一技術。或許I n t e r n e t是世界上少有的幾個能夠以相同的平等程度來對待每一個用戶的實體組織之一。一個企業的首席執行官（ C E O）如果想給公司提供更好的網絡服務保證，他必須建立一個專用網絡。而在I n t e r n e t中，每一個人對網絡的訪問都是平等的。I n t e r n e t的發展并沒有損害到那些在過去 1 5 0年中所發展起來的其他技術。的確，電話技術是相當重要的，它可以使我們能夠在雙方不見面的情況下通過聲音與線路另一端的人通話。同樣，汽車也改變了我們的生活，汽車的出現能夠使我們在一天之內跨越更大的距離，而這個距離要比任何其他動物多出一個數量級。電燈、無線電和電視都曾經是改善我們日常生活的十分重要的技術，擴展了我們在非睡眠狀態的時間，向我們傳播各種信息，使我們享受更多的娛樂。我們已經在很大程度上解決了生存問題。大多數人的飯桌上有足夠的食品、有溫暖的住所，并且都有一個工作場所，可以每天早出晚歸地工作。我們也可以不必被動地接收各種電視節目，而可以輕松地使用遙控器選擇欣賞自己喜愛的頻道。I n t e r n e t除了有把事情變得更好的能力外，也可能會把事情搞得更糟。在好的一方面，I n t e r n e t能夠使我們在世界范圍同人們進行對等通信；使我們能夠訪問那些存儲在數以百萬計的網絡計算機上的幾乎無限的大量信息。一些功能強大的搜索引擎能夠使我們更加簡單和迅速地實現對有用、有意義的信息資源的定位。不同階段的商務活動，包括從最初的偶然興趣直到成熟的采購定單等，都可以在 I n t e r n e t上完成。甚至于許多人已經開始幻想在將來的某天，I n t e r n e t能使我們不再需要每天早起去上班了。人們可以靠在枕頭上使用一臺膝上型計算機（或許將來可能出現的任何先進的計算機）通過撥接 I n t e r n e t對所有的商務活動和某些消遣娛樂進行管理和維護。在不利的一方面，I n t e r n e t也可能使我們成為有電子怪癖的人，使我們缺乏與其他人進行直接交流的能力。人們僅有的非睡眠時間都將被耗費在計算機的熒光屏前，不停地鍵入I n t e r n e t地址（U R L）或指向其他的超級鏈接。最令人不安的是，由于“等待回應（ W F R E，waiting for reply）”而浪費的時間是不可挽回的。 W F R E現象的出現是由于I n t e r n e t上太擁塞、太慢，以至于你的瀏覽器似乎進入了一個永久“等待回應”的狀態。有時候它只是幾秒鐘的問題；另一些情況下可能是幾分鐘。你在 W F R E狀態下盯著計算機熒光屏等待所花費的時間第一部分 概 述是相當大的，這些時間的總和可能會是一個令人吃驚的數字，其數量級或許是幾個月甚至幾年。我們所討論的要點在于：1) Internet已經經歷了巨大的增長過程，并且這種增長將會繼續。2) 不論是居民用戶或者是團體用戶， I n t e r n e t都受到了同等的歡迎。對于后者， I n t e r n e t還意味著新的收入增長點。3) 一些實力很強并且有創造力的產業巨頭正在致力于 I n t e r n e t的應用，以便為其企業自身及其消費者提供有利條件。無庸置疑，不論是偶爾對 I n t e r n e t的臨時使用還是正式規范地應用I n t e r n e t，都將導致對I n t e r n e t更多的興趣和廣告宣傳。與此同時，也將伴隨著 I n t e r n e t應用和及其流量的成比例的增長。4) 目前I n t e r n e t的帶寬和容量還是缺乏的，這導致了 I n t e r n e t上不穩定的響應時間和不可預知的性能。同時產生的問題是， I n t e r n e t是否有能力支持未來的、高帶寬需求的、時延敏感的應用？或者說I n t e r n e t是否有能力支持居民對帶寬容量的適度增長的需求？我們是如何進入了這樣一個不穩定的狀態呢？這個問題有若干答案，但其中沒有一個是真正有權威性的解釋，或許還有一些是可以根本不考慮的。首先， I n t e r n e t是其自身成功的一個受害者。每一天都有新的用戶加入到 I n t e r n e t中，越來越多的人不停地使用瀏覽器通過一個We b站點搜尋他們所感興趣的下一個 We b站點。由于訪問 I n t e r n e t的價格僅是電話的市話費用附加一個適度的費率，因此并沒有一個價格上的保護手段來防止某些瀏覽者對 I n t e r n e t資源的長時間占用。另一種資源的缺乏不一定是由于網絡資源的不足引起的，而更大程度上是由于服務器的資源不足造成的。對某些服務器或服務器陣列來說，突發性的連接請求所引起的負荷和突發的頻度可能大大超過了這些服務器的處理能力。這種突發的大量的連接請求一般發生在大量的客戶試圖同時訪問同一個 We b服務器的時候。這個問題可以被認為是一個臨時性的問題，因為服務器的供應商通常會不斷地提供新型的內容服務器主機、負載平衡器、 We b緩存器等來使該問題得到緩解 。另一個問題是某些鏈路可能正好沒有足夠的帶寬來支持業務所提供的流量負荷。這個問題的部分解決方案當然是增加更多的帶寬；一些新的技術，如波分復用（ W D M）技術，似乎可以為用戶提供幾乎無限的帶寬。所有這些我們上述所討論的問題都是造成 I n t e r n e t及I n t r a n e t（I n t r a n e t是I n t e r n e t在企業范圍內的一個著名的復制品）性能極其不穩定的重要因素。在這些問題中，有很多都已經被研究清楚了；雖然其中有些諸如價格等問題是不可能在一夜之間得到解決的，但是我們至少已經知道解決方案是存在的，并且可以在不久的將來得到應用。然而，有關I n t e r n e t性能和基于I P協議進行網絡互連的最基本問題，很大程度上還在于基本 I P路由轉發處理過程和該功能的實現平臺。
標簽： ip交換技術
上傳時間： 2022-07-27
上傳用戶：fliang
CPU:MSP430系列單片機的CPU和通用微處理器基本相同，只是在設計上采用了面向控制的結構和指令系統。MSP430的內核CPU結構是按照精簡指令集和高透明的宗旨而設計的，使用的指令有硬件執行的內核指令和基于現有硬件結構的仿真指令。這樣可以提高指令執行速度和效率，增強了MSP430的實時處理能力。存儲器：存儲程序、數據以及外圍模塊的運行控制信息。有程序存儲器和數據存儲器。對程序存儲器訪問總是以字形式取得代碼，而對數據可以用字或字節方式訪問。其中MSP430各系列單片機的程序存儲器有ROM、OTP、EPROM和FLASH型。外圍模塊：經過MAB、MDB、中斷服務及請求線與CPU相連。MSP430不同系列產品所包含外圍模塊的種類及數目可能不同。它們分別是以下一些外圍模塊的組合：時鐘模塊、看門狗、定時器A、定時器B、比較器A、串口0、1、硬件乘法器、液晶驅動器、模數轉換、數模轉換、端口、基本定時器、DMA控制器等。
上傳時間： 2022-07-28
上傳用戶：slq1234567890
該文首先分析了線路碼的一般問題;其次分析了正碼速調整的基本原理及所涉及的一般問題,并說明了用FPGA進行電路設計的一般方法;最后分析了該系統所產生的抖動,如抖動的產生,分類以及如何減小抖動等,并對該課題所產生的兩類抖動即正碼速調整引入的侯時抖動和平滑鎖相環引入的抖動進行了分析,并用Matlab仿真工具對鎖相環的抖動與其環路帶寬之間的關系進行了仿真與計算. 作者的工作主要包括: 1.利用FPGA完成了復接、分接系統的設計和調試.2.利用FPGA完成了HDB3線路碼的設計與調試.3.利用鎖相環完成了碼速恢復.4,對該復接分接系統所產生的抖動進行了理論分析和仿真.5.對FPGA進行了誤碼率測試,誤碼性能優于10
上傳時間： 2013-04-24
上傳用戶：songnanhua
本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統設計成可編程序系統，用戶只要稍加變更程序，則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計，系統采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。 測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優于傳統的方法。
上傳時間： 2013-04-24
上傳用戶：com1com2
電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展，對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現有技術，以滿足人民群眾日益增長的需求。 本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處，根據歐洲ETS300799標準，實現了一種激勵器輸入接口的解決方案，這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節目從演播室到發射臺的傳輸質量，特別是實時直播節目要求信號質量比較好時具有更大的作用。 本論文利用校驗位為奇數個的RS碼，對可檢不可糾的錯誤發出報警信號，通過其它方法替代原有信號，對音質影響不大，節省了糾正這個錯誤的資源和開發成本。 同時，我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能，而不采用專用芯片實現功能，使得修改電路和升級變得異常方便，大大提高了開發產品的效率，降低了成本。 經過軟件仿真和硬件驗證，本系統已經基本實現了預想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。
上傳時間： 2013-07-15
上傳用戶：afeiafei309
特點(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設計(Wide input range for auxiliary power) 尺寸小,穩定性高(Dimension small and High stability)
上傳時間： 2013-11-24
上傳用戶：541657925
具備處理外部模擬信號功能是很多電子設備的基本要求。為了將模擬信號轉換為數字信 號，就需要藉助A/D 轉換器。將A/D 功能和MCU 整合在一起，就可減少電路的元件數量和 電路板的空間使用。 HT45F23 微控制器內建6 通道，12 位解析度的A/D 轉換器。在本應用說明中，將介紹如何 使用HT45F23 微控制器的A/D 功能。
上傳時間： 2013-10-27
上傳用戶：nostopper
a_bit equ 20h ;個位數存放處 b_bit equ 21h ;十位數存放處 temp equ 22h ;計數器寄存器 star: mov temp,#0 ;初始化計數器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重來 mov temp,#0 next: ljmp stlop ;顯示子程序 display: mov a,temp ;將temp中的十六進制數轉換成10進制 mov b,#10 ;10進制/10=10進制 div ab mov b_bit,a ;十位在a mov a_bit,b ;個位在b mov dptr,#numtab ;指定查表啟始地址 mov r0,#4 dpl1: mov r1,#250 ;顯示1000次 dplop: mov a,a_bit ;取個位數 MOVC A,@A+DPTR ;查個位數的7段代碼 mov p0,a ;送出個位的7段代碼
上傳時間： 2013-11-06
上傳用戶：lx9076
MCS-51系列單片機芯片結構:2.1 MCS—51系列單片機的結構原理2.1.1 MCS-51單片機邏輯結構 MCS-51單片機的系統結構框圖如圖2.1所示。 圖2.1 MCS-51單片機的系統結構框圖由圖2.1可以看出，單片機內部主要包含下列幾個部件：u 一個8位CPU；u 一個時鐘電路；u 4Kbyte程序存儲器；u 128byte數據存儲器；u 兩個16位定時/計數器；u 64Kbyte擴展總線控制電路；u 四個8-bit并行I/O端口；u 一個可編程串行接口；五個中斷源，其中包括兩個優先級嵌套中斷 1. CPU CPU即中央處理器的簡稱，是單片機的核心部件，它完成各種運算和控制操作，CPU由運算器和控制器兩部分電路組成。（1）運算器電路 運算器電路包括ALU（算術邏輯單元）、ACC（累加器）、B寄存器、狀態寄存器、暫存器1和暫存器2等部件，運算器的功能是進行算術運算和邏輯運算。 （2）控制器電路 控制器電路包括程序計數器PC、PC加1寄存器、指令寄存器、指令譯碼器、數據指針DPTR、堆棧指針SP、緩沖器以及定時與控制電路等。控制電路完成指揮控制工作，協調單片機各部分正常工作。
上傳時間： 2013-10-27
上傳用戶：tianyi223
MSP430系列flash型超低功耗16位單片機MSP430系列單片機在超低功耗和功能集成等方面有明顯的特點。該系列單片機自問世以來，頗受用戶關注。在2000年該系列單片機又出現了幾個FLASH型的成員，它們除了仍然具備適合應用在自動信號采集系統、電池供電便攜式裝置、超長時間連續工作的設備等領域的特點外，更具有開發方便、可以現場編程等優點。這些技術特點正是應用工程師特別感興趣的。《MSP430系列FLASH型超低功耗16位單片機》對該系列單片機的FLASH型成員的原理、結構、內部各功能模塊及開發方法與工具作詳細介紹。MSP430系列FLASH型超低功耗16位單片機 目錄 第1章 引 論1.1 MSP430系列單片機1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 結構概述2.1 引 言2.2 CPU2.3 程序存儲器2.4 數據存儲器2.5 運行控制2.6 外圍模塊2.7 振蕩器與時鐘發生器第3章 系統復位、中斷及工作模式3.1 系統復位和初始化3.1.1 引 言3.1.2 系統復位后的設備初始化3.2 中斷系統結構3.3 MSP430 中斷優先級3.3.1 中斷操作--復位/NMI3.3.2 中斷操作--振蕩器失效控制3.4 中斷處理 3.4.1 SFR中的中斷控制位3.4.2 中斷向量地址3.4.3 外部中斷3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗應用的要點23第4章 存儲空間4.1 引 言4.2 存儲器中的數據4.3 片內ROM組織4.3.1 ROM 表的處理4.3.2 計算分支跳轉和子程序調用4.4 RAM 和外圍模塊組織4.4.1 RAM4.4.2 外圍模塊--地址定位4.4.3 外圍模塊--SFR4.5 FLASH存儲器4.5.1 FLASH存儲器的組織4.5.2 FALSH存儲器的數據結構4.5.3 FLASH存儲器的控制寄存器4.5.4 FLASH存儲器的安全鍵值與中斷4.5.5 經JTAG接口訪問FLASH存儲器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序計數器PC5.1.2 系統堆棧指針SP5.1.3 狀態寄存器SR5.1.4 常數發生寄存器CG1和CG25.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時鐘周期與長度5.3 指令組概述5.3.1 雙操作數指令5.3.2 單操作數指令5.3.3 條件跳轉5.3.4 模擬指令的簡短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 無符號數相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符號數相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 無符號數乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符號數乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的軟件限制6.4.1 尋址模式6.4.2 中斷程序6.4.3 MACS第7章 基礎時鐘模塊7.1 基礎時鐘模塊7.2 LFXT1與XT27.2.1 LFXT1振蕩器7.2.2 XT2振蕩器7.2.3 振蕩器失效檢測7.2.4 XT振蕩器失效時的DCO7.3 DCO振蕩器7.3.1 DCO振蕩器的特性7.3.2 DCO調整器7.4 時鐘與運行模式7.4.1 由PUC啟動7.4.2 基礎時鐘調整7.4.3 用于低功耗的基礎時鐘特性7.4.4 選擇晶振產生MCLK7.4.5 時鐘信號的同步7.5 基礎時鐘模塊控制寄存器7.5.1 DCO時鐘頻率控制7.5.2 振蕩器與時鐘控制寄存器7.5.3 SFR控制位第8章 輸入輸出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中斷控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口邏輯第9章 看門狗定時器WDT9.1 看門狗定時器9.2 WDT寄存器9.3 WDT中斷控制功能9.4 WDT操作第10章 16位定時器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定時器模式控制10.2.2 時鐘源選擇和分頻10.2.3 定時器啟動10.3 定時器模式10.3.1 停止模式10.3.2 增計數模式10.3.3 連續模式10.3.4 增/減計數模式10.4 捕獲/比較模塊10.4.1 捕獲模式10.4.2 比較模式10.5 輸出單元10.5.1 輸出模式10.5.2 輸出控制模塊10.5.3 輸出舉例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕獲/比較控制寄存器CCTLx10.6.4 Timer_A中斷向量寄存器10.7 Timer_A的UART應用 第11章 16位定時器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定時器長度11.2.2 定時器模式控制11.2.3 時鐘源選擇和分頻11.2.4 定時器啟動11.3 定時器模式11.3.1 停止模式11.3.2 增計數模式11.3.3 連續模式11.3.4 增/減計數模式11.4 捕獲/比較模塊11.4.1 捕獲模式11.4.2 比較模式11.5 輸出單元11.5.1 輸出模式11.5.2 輸出控制模塊11.5.3 輸出舉例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕獲/比較控制寄存器CCTLx11.6.4 Timer_B中斷向量寄存器第12章 USART通信模塊的UART功能12.1 異步模式12.1.1 異步幀格式12.1.2 異步通信的波特率發生器12.1.3 異步通信格式12.1.4 線路空閑多機模式12.1.5 地址位多機通信格式12.2 中斷和中斷允許12.2.1 USART接收允許12.2.2 USART發送允許12.2.3 USART接收中斷操作12.2.4 USART發送中斷操作12.3 控制和狀態寄存器12.3.1 USART控制寄存器UCTL12.3.2 發送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調整控制寄存器12.3.5 USART接收數據緩存URXBUF12.3.6 USART發送數據緩存UTXBUF12.4 UART模式，低功耗模式應用特性12.4.1 由UART幀啟動接收操作12.4.2 時鐘頻率的充分利用與UART的波特率12.4.3 多處理機模式對節約MSP430資源的支持12.5 波特率計算 第13章 USART通信模塊的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的從模式13.2 中斷與控制功能 13.2.1 USART接收/發送允許位及接收操作13.2.2 USART接收/發送允許位及發送操作13.2.3 USART接收中斷操作13.2.4 USART發送中斷操作13.3 控制與狀態寄存器13.3.1 USART控制寄存器13.3.2 發送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調制控制寄存器13.3.5 USART接收數據緩存URXBUF13.3.6 USART發送數據緩存UTXBUF第14章 比較器Comparator_A14.1 概 述14.2 比較器A原理14.2.1 輸入模擬開關14.2.2 輸入多路切換14.2.3 比較器14.2.4 輸出濾波器14.2.5 參考電平發生器14.2.6 比較器A中斷電路14.3 比較器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比較器A應用14.4.1 模擬信號在數字端口的輸入14.4.2 比較器A測量電阻元件14.4.3 兩個獨立電阻元件的測量系統14.4.4 比較器A檢測電流或電壓14.4.5 比較器A測量電流或電壓14.4.6 測量比較器A的偏壓14.4.7 比較器A的偏壓補償14.4.8 增加比較器A的回差第15章 模數轉換器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC內核15.2.2 參考電平15.3 模擬輸入與多路切換15.3.1 模擬多路切換15.3.2 輸入信號15.3.3 熱敏二極管的使用15.4 轉換存儲15.5 轉換模式15.5.1 單通道單次轉換模式15.5.2 序列通道單次轉換模式15.5.3 單通道重復轉換模式15.5.4 序列通道重復轉換模式15.5.5 轉換模式之間的切換15.5.6 低功耗15.6 轉換時鐘與轉換速度15.7 采 樣15.7.1 采樣操作15.7.2 采樣信號輸入選擇15.7.3 采樣模式15.7.4 MSC位的使用15.7.5 采樣時序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 轉換存儲寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中斷標志寄存器ADC12IFG.x和中斷允許寄存器ADC12IEN.x15.8.5 中斷向量寄存器ADC12IV15.9 ADC12接地與降噪第16章 FLASH型芯片的開發16.1 開發系統概述16.1.1 開發技術16.1.2 MSP430系列的開發16.1.3 MSP430F系列的開發16.2 FLASH型的FET開發方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 標準復位過程和進入BSL過程16.3.2 BSL的UART協議16.3.3 數據格式16.3.4 退出BSL16.3.5 保護口令16.3.6 BSL的內部設置和資源附錄A 尋址空間附錄B 指令說明B.1 指令匯總B.2 指令格式B.3 不增加ROM開銷的模擬指令B.4 指令說明（字母順序）B.5 用幾條指令模擬的宏指令附錄C MSP430系列單片機參數表附錄D MSP430系列單片機封裝形式附錄E MSP430系列器件命名
上傳時間： 2014-04-28
上傳用戶：sssnaxie
