久久黄色网页,91久久亚洲,日韩午夜一区

數(shù)字移相器

軟開(kāi)關(guān)APFC倍頻感應(yīng)加熱電源的研究

　隨著功率開(kāi)關(guān)器件的發(fā)展，電力電子裝置日益小型化和高頻化，電氣性能大幅提高，但是隨之產(chǎn)生的高次諧波卻對(duì)電網(wǎng)造成嚴(yán)重污染。在電力電子設(shè)備中，整流器(AC／DC變流器)占有較大的比例，是主要的污染源。由于固態(tài)感應(yīng)加熱電源對(duì)于電網(wǎng)呈現(xiàn)非線性特性，從電網(wǎng)中輸出的電流就不是標(biāo)準(zhǔn)的正弦曲線。高頻諧波電流對(duì)電力設(shè)施產(chǎn)生過(guò)熱或其他危害。　　Boost電路應(yīng)用到功率因數(shù)校正方面已經(jīng)較為成熟，對(duì)于幾百瓦小功率的功率因數(shù)校正，常規(guī)的電路是可以實(shí)現(xiàn)的。但是對(duì)于大功率諸如感應(yīng)加熱電源，還存在很多的實(shí)際問(wèn)題。為了解決開(kāi)關(guān)器件由于二極管反向恢復(fù)時(shí)產(chǎn)生的沖擊電流而易損壞的情況，減少開(kāi)關(guān)器件在高頻下的開(kāi)關(guān)損耗，本文采用一種無(wú)源無(wú)損緩沖電路取代傳統(tǒng)的LC濾波電路。在分析了軟開(kāi)關(guān)電路的工作原理以及逆變模塊的分時(shí)-移相功率控制策略后，應(yīng)用Matlab軟件進(jìn)行了仿真，并通過(guò)實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性。

標(biāo)簽： APFC 軟開(kāi)關(guān) 倍頻感應(yīng)加熱電源

上傳時(shí)間： 2014-12-24

上傳用戶：RQB123
基于交交變頻的靜止進(jìn)相器研究

闡述了異步電動(dòng)機(jī)無(wú)功補(bǔ)償?shù)脑?提出了通過(guò)交交變頻實(shí)現(xiàn)異步電動(dòng)機(jī)無(wú)功功率補(bǔ)償?shù)姆椒?。系統(tǒng)采用單片機(jī)控制,能夠?qū)崿F(xiàn)自動(dòng)跟蹤、自動(dòng)補(bǔ)償以達(dá)到提高電動(dòng)機(jī)功率因數(shù)、降低電機(jī)定子電流、電機(jī)溫升等目的。

標(biāo)簽： 交交變頻靜止進(jìn)相器

上傳時(shí)間： 2013-11-09

上傳用戶：TRIFCT
基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)

以89S52單片機(jī)和EP1C6Q240C8型FPGA為控制核心的多功能計(jì)數(shù)器，是由峰值檢波、A/D轉(zhuǎn)換、程控放大、比較整形、移相網(wǎng)絡(luò)部分組成,可實(shí)現(xiàn)測(cè)量正弦信號(hào)的頻率、周期和相位差的功能。多功能計(jì)數(shù)器采用等精度的測(cè)量方法，可實(shí)現(xiàn)頻率為1Hz～10MHz、幅度為0.01～5Vrms的正弦信號(hào)的精確測(cè)頻，以及頻率為10Hz～100kHz、幅度為0.5～5Vrms的正弦信號(hào)精確測(cè)相。液晶顯示器能夠?qū)崟r(shí)顯示當(dāng)前信號(hào)的頻率、周期和相位差。該多功能計(jì)數(shù)器精度高，界面友好，實(shí)用性強(qiáng)。 Abstract: A multi-function counter，which uses89S52MCU and EP1C6Q240C8FPGA as a control core，consists of peak detector，A/D conversion，program-controlled amplification，compared shaping and phase-shifting network part.The counter measures the frequency，period and phase of sinusoidal signal.With the equal precision method,the multi-function counter achieves the precise frequency measurement of the sinusoidal signal which its frequency is from1Hz to10MHz，its amplitude is from0.01Vrms to5Vrms，as well as the accurate phase measurement of the sinusoidal signal which its frequency is from10Hz to100kHz，its amplitude is from0.5Vrms to5Vrms.The LCD monitor real-time displays the frequency，period and phase difference of current signal.The multi-function counter features high precision，friendly interface，and strong practical.

標(biāo)簽： FPGA 單片機(jī) 多功能計(jì)數(shù)器

上傳時(shí)間： 2013-11-15

上傳用戶：gy592333
PCF8563 低價(jià)時(shí)鐘芯片數(shù)據(jù)手冊(cè)及封裝庫(kù)

PCF8563 是低功耗的CMOS 實(shí)時(shí)時(shí)鐘／日歷芯片，它提供一個(gè)可編程時(shí)鐘輸出，一個(gè)中斷輸出和掉電檢測(cè)器，所有的地址和數(shù)據(jù)通過(guò)I2C 總線接口串行傳遞。最大總線速度為400Kbits/s，每次讀寫數(shù)據(jù)后，內(nèi)嵌的字地址寄存器會(huì)自動(dòng)產(chǎn)生增量。

標(biāo)簽： 8563 PCF 時(shí)鐘芯片數(shù)據(jù)手冊(cè)

上傳時(shí)間： 2013-10-19

上傳用戶：奇奇奔奔
基于DS18B20的自動(dòng)調(diào)溫光療系統(tǒng)設(shè)計(jì)

介紹了自動(dòng)調(diào)溫醫(yī)用光療系統(tǒng)的結(jié)構(gòu)及軟件設(shè)計(jì)原理，溫度檢測(cè)的實(shí)現(xiàn)方式及運(yùn)用DS18B20測(cè)溫的編程方法，并設(shè)計(jì)了一種用AT89C52中斷控制可控硅移相觸發(fā)的編程方法。該系統(tǒng)已成功用于醫(yī)療機(jī)構(gòu)使用。

標(biāo)簽： 18B B20 DS 18

上傳時(shí)間： 2013-11-04

上傳用戶：894898248
74系列選型參考資料

74系列選型參考 00 四2 輸入與非門01 四2 輸入與非門（OC）02 四2 輸入與非門03 四2 輸入與非門（OC）04 六反相器05 六反相器（OC）06 六高壓輸出反相緩沖器/驅(qū)動(dòng)器（OC，30V）07 六高壓輸出緩沖器/驅(qū)動(dòng)器（OC，30V）08 四2 輸入與門09 四2 輸入與門（OC）10 三3 輸入與非門11 三3 輸入與門12 三3 輸入與非門（OC）13 雙4 輸入與非門（有施密特觸發(fā)器）14 六反相器（有施密特觸發(fā)器）

標(biāo)簽： 74系列選型參考資料

上傳時(shí)間： 2013-10-28

上傳用戶：rocketrevenge
PCF8563 實(shí)時(shí)時(shí)鐘日歷芯片選型指南

PCF8563 是低功耗的CMOS 實(shí)時(shí)時(shí)鐘日歷芯片.它提供一個(gè)可編程時(shí)鐘輸出一個(gè)中斷輸出和掉電檢測(cè)器.所有的地址和數(shù)據(jù)通過(guò)I2C 總線接口串行傳遞最大總線速度為400Kbits/s 每次讀寫數(shù)據(jù)后內(nèi)嵌的字地址寄存器會(huì)自動(dòng)產(chǎn)生增量.2 特性􀁺􀀃 低工作電流典型值為0.25 A VDD=3.0V Tamb=25 時(shí);􀁺􀀃 世紀(jì)標(biāo)志;􀁺􀀃 大工作電壓范圍1.0 5.5V;􀁺􀀃 低休眠電流典型值為0.25 A(VDD=3.0V,Tamb=25 );􀁺􀀃 400KHz 的I2C 總線接口VDD=1.8 5.5V 時(shí);􀁺􀀃 可編程時(shí)鐘輸出頻率為32.768KHz 1024Hz 32Hz 1Hz;􀁺􀀃 報(bào)警和定時(shí)器;􀁺􀀃 內(nèi)部集成的振蕩器電容片內(nèi)電源復(fù)位功能掉電檢測(cè)器;􀁺􀀃 I2C 總線從地址讀0A3H 寫0A2H;􀁺􀀃 開(kāi)漏中斷引腳

標(biāo)簽： 8563 PCF 實(shí)時(shí)時(shí)鐘芯片

上傳時(shí)間： 2013-12-16

上傳用戶：liuchee
基于Proteus的單片機(jī)出租車計(jì)價(jià)器的設(shè)計(jì)

隨著單片機(jī)性能不斷提高而價(jià)格卻不斷下降, 單片機(jī)控制在越來(lái)越多的領(lǐng)域得以應(yīng)用。按照傳統(tǒng)的模式, 在整個(gè)項(xiàng)目開(kāi)發(fā)過(guò)程中, 先根據(jù)控制系統(tǒng)要求設(shè)計(jì)原理圖, PCB 電路圖繪制, 電路板制作, 元器件的焊接, 然后進(jìn)行軟件編程, 通過(guò)仿真器對(duì)系統(tǒng)硬件和軟件調(diào)試, 最后將調(diào)試成功的程序固化到單片機(jī)中。這一過(guò)程中的主要問(wèn)題是, 應(yīng)用程序需要在硬件完成的情況下才能進(jìn)行調(diào)試。雖然有的軟件可以進(jìn)行模擬調(diào)試, 但是對(duì)于一些復(fù)雜的程序如人機(jī)交互程序, 在沒(méi)有硬件的時(shí)候, 沒(méi)有界面的真實(shí)感, 給調(diào)試帶來(lái)困難。在軟硬件的配合中如需要修改硬件, 要重新制板, 在時(shí)間和投入上帶來(lái)很大的麻煩。縱觀整個(gè)過(guò)程, 無(wú)論是從硬件成本上, 還是從調(diào)試周期上, 傳統(tǒng)開(kāi)發(fā)模式的效率有待提高。能否只使用一種開(kāi)發(fā)工具兼顧仿真, 調(diào)試, 制板, 以及最大限度的軟件模擬來(lái)作為單片機(jī)的開(kāi)發(fā)平臺(tái), 用它取代編程器、仿真器、成品前的硬件測(cè)試等工作是廣大單片機(jī)開(kāi)發(fā)者的夢(mèng)想。 PROTEUS 軟件介紹為了更加直觀具體地說(shuō)明Proteus 軟件的實(shí)用價(jià)值, 本文以一具體的TAXI 的計(jì)價(jià)器和計(jì)時(shí)器電路板的設(shè)計(jì)過(guò)程為例。其電路板要實(shí)現(xiàn)的功能是:㈠計(jì)時(shí)功能(相當(dāng)于時(shí)鐘);㈡里程計(jì)價(jià)功能:兩公里以內(nèi)價(jià)格為4 元, 以后每一公里加0.7 元, 不足一公里取整(如10.3 公里取11 公里);㈢通過(guò)鍵盤輸入里程, 模擬計(jì)算里程費(fèi), 實(shí)現(xiàn)Y= (X- 2)*0.7+4 的簡(jiǎn)單計(jì)算。基于上述功能, 選用ATMEL 公司生產(chǎn)的通用芯片AT89C51 單片機(jī)構(gòu)成應(yīng)用系統(tǒng)。AT89C51 是內(nèi)含8 位4K 程序存儲(chǔ)器, 128B 數(shù)據(jù)存儲(chǔ)器, 2 個(gè)定時(shí)器/計(jì)數(shù)器的通用芯片。系統(tǒng)開(kāi)發(fā)環(huán)境采用ProteusISIS 6。2.1 計(jì)價(jià)器模擬系統(tǒng)硬件構(gòu)成系統(tǒng)主要由一個(gè)AT89C51 單片機(jī)、74LS373、74LS240、矩陣鍵盤、4 位7 段數(shù)碼管等組成。通用AT89C51 單片機(jī)芯片作為整個(gè)電路的核心部分、74LS373 作為L(zhǎng)ED 段選控制、74LS240四路反相器則為4 位共陰極7 段數(shù)碼管提供位選通信號(hào)、矩陣鍵盤輸入控制信號(hào)。

標(biāo)簽： Proteus 單片機(jī) 出租車計(jì)價(jià)器

上傳時(shí)間： 2013-11-09

上傳用戶：木子葉1
基于FPGA的DDS移相信號(hào)發(fā)生器設(shè)計(jì)

目前利用DDS技術(shù)產(chǎn)生信號(hào)源的方法得到了廣泛的應(yīng)用，dds技術(shù)已經(jīng)成為頻率合成技術(shù)的發(fā)展的主流方向！

標(biāo)簽： FPGA DDS 移相信號(hào)發(fā)生器

上傳時(shí)間： 2013-10-16

上傳用戶：xcy122677
基于CPLD的QDPSK調(diào)制解調(diào)電路設(shè)計(jì)

為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式，在分析四相相對(duì)移相（QDPSK)信號(hào)調(diào)制解調(diào)原理的基礎(chǔ)上，設(shè)計(jì)了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUSⅡ軟件平臺(tái)上，進(jìn)行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中，測(cè)試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達(dá)到了預(yù)期的設(shè)計(jì)要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

標(biāo)簽： QDPSK CPLD 調(diào)制解調(diào) 電路設(shè)計(jì)

上傳時(shí)間： 2014-01-13

上傳用戶：qoovoop