目前利用DDS技術(shù)產(chǎn)生信號源的方法得到了廣泛的應用,dds技術(shù)已經(jīng)成為頻率合成技術(shù)的發(fā)展的主流方向!
資源簡介:目前利用DDS技術(shù)產(chǎn)生信號源的方法得到了廣泛的應用,DDS技術(shù)已經(jīng)成為頻率合成技術(shù)的發(fā)展的主流方向!
上傳時間: 2013-10-16
上傳用戶:xcy122677
資源簡介:目前利用DDS技術(shù)產(chǎn)生信號源的方法得到了廣泛的應用,DDS技術(shù)已經(jīng)成為頻率合成技術(shù)的發(fā)展的主流方向!
上傳時間: 2013-11-05
上傳用戶:wyiman
資源簡介:VHDL 實現(xiàn)DDS的數(shù)字移相信號發(fā)生器的設計代碼.直接解壓打開就可以運行..自己寫的代碼
上傳時間: 2014-01-08
上傳用戶:xcy122677
資源簡介:一個經(jīng)過DE2板驗證的數(shù)字移相信號發(fā)生器的HDL原代碼!曾經(jīng)能夠獲獎的,工程設計的好東西!
上傳時間: 2015-11-27
上傳用戶:wang5829
資源簡介:DDS移相信號發(fā)生器 VHDL語言代碼
上傳時間: 2013-12-07
上傳用戶:libinxny
資源簡介:數(shù)字移相信號發(fā)生器設計,采用quartus2平臺
上傳時間: 2013-12-26
上傳用戶:dbs012280
資源簡介:針對當前市場上流行的高性能三相信號發(fā)生器價格昂貴,性價比低的問題。本課題開發(fā)了一種輸出精度較高,價格低廉的三相六路信號發(fā)生器。其中三路輸出為電壓信號,另外三路輸出為電流信號,從而模擬三相交流電,應用于儀器的校...
上傳時間: 2013-05-19
上傳用戶:時代電子小智
資源簡介:基于FPGA和sopc的用VHDL語言編寫的EDA數(shù)字移相信號發(fā)生器
上傳時間: 2016-02-04
上傳用戶:牛布牛
資源簡介:設計了一基于現(xiàn)場可編程門陣列(FPGA)的低頻數(shù)字式相位測量儀。該測量儀包括數(shù)字式移相信號發(fā)生器和相位測量儀兩部分,分別完成移相信號的發(fā)生及其頻率、相位差的預置及數(shù)字顯示、發(fā)生信號的移相以及移相后信號相位差和頻率的測量與顯示幾個功能。其中數(shù)字式...
上傳時間: 2016-06-18
上傳用戶:zhliu007
資源簡介:基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。 DDS(直接數(shù)字合成)是近年來迅速發(fā)展起來的一種新的頻率合成方法。
上傳時間: 2013-08-13
上傳用戶:zl5712176
資源簡介:實現(xiàn)低頻率的移相信號發(fā)生器,才用DDS技術(shù)直接的合成
上傳時間: 2016-08-02
上傳用戶:jjj0202
資源簡介:基于DD的數(shù)字移相正弦信號發(fā)生器設計 EDA技術(shù)在全國大學生設計競賽中的應用
上傳時間: 2013-12-02
上傳用戶:D&L37
資源簡介:基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。DDS(直接數(shù)字合成)是近年來迅速發(fā)展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。
上傳時間: 2017-02-06
上傳用戶:caiiicc
資源簡介:基于FPGA的DDS正弦信號發(fā)生器,信號失真小,頻率穩(wěn)定,可調(diào)
上傳時間: 2013-12-22
上傳用戶:saharawalker
資源簡介:2006altera大賽-基于軟核Nios的寬譜正弦信號發(fā)生器設計:摘要:本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺,將微處理器、總線、數(shù)字頻率合成器、存儲器和 I/O 接口等硬件設備集中在一片 FPGA 上...
上傳時間: 2015-09-02
上傳用戶:coeus
資源簡介:以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用...
上傳時間: 2013-11-06
上傳用戶:songkun
資源簡介:數(shù)字式移相信號發(fā)生器可以產(chǎn)生預置頻率的正弦信號,也可產(chǎn)生預置相位差的兩路同頻正弦信號,并能顯示預置頻率或相位差值;
上傳時間: 2014-01-07
上傳用戶:lingzhichao
資源簡介:DDS數(shù)字移相信號發(fā)生器,功能齊全通過驗證
上傳時間: 2016-10-18
上傳用戶:古谷仁美
資源簡介:實現(xiàn)了基于FPGA的DDS信號源設計,能同時兩路輸出,輸出波形包括正弦波、三角波、方波和鋸齒波,且其頻率和相位均可調(diào),還能計算兩路輸出信號的相位差。
上傳時間: 2022-04-21
上傳用戶:
資源簡介:基于FPGA的自治型SPWM波形發(fā)生器的設計!正弦脈寬調(diào)制(SPWM)技術(shù)在以電壓源逆變電路為核心的電力電子裝置中有著廣泛的應用,如何產(chǎn)生SPWM脈沖序列及其實現(xiàn)手段是PWM技術(shù)的關(guān)鍵。大家共同探討哈!
上傳時間: 2013-08-15
上傳用戶:集美慧
資源簡介:verilog編寫基于FPGA的DDS實現(xiàn)
上傳時間: 2013-08-19
上傳用戶:neu_liyan
資源簡介:基于FPGA的DDS和周期合成技術(shù)在EIS中的應用,caj格式
上傳時間: 2013-08-26
上傳用戶:lhll918
資源簡介:在無線傳送領(lǐng)域,基于FPGA 的DDS 實現(xiàn)的幾種方式
上傳時間: 2013-09-01
上傳用戶:ttpay
資源簡介:以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用...
上傳時間: 2013-12-22
上傳用戶:forzalife
資源簡介:文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊;采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求,我們采用了硬件報警,缺陷...
上傳時間: 2013-11-07
上傳用戶:xaijhqx
資源簡介:DDS的多功能正弦信號發(fā)生器設計下載
上傳時間: 2013-10-31
上傳用戶:894898248
資源簡介:低頻數(shù)字式相位測量儀; 此系統(tǒng)由相位測量儀、數(shù)字式移相信號發(fā)生器和移相網(wǎng)絡三部分組成。為使系統(tǒng)更加穩(wěn)定,使系統(tǒng)整體精度得以保障,本電路兩塊T89C52為核心控制器件分別控制相位測量、數(shù)字式移相信號發(fā)生,在數(shù)字式移相信號發(fā)生部分采用了鎖相技術(shù)、CPLD...
上傳時間: 2015-04-10
上傳用戶:ggwz258
資源簡介:在無線傳送領(lǐng)域,基于FPGA 的DDS 實現(xiàn)的幾種方式
上傳時間: 2015-11-05
上傳用戶:asdfasdfd
資源簡介:基于FPGA的DDS和周期合成技術(shù)在EIS中的應用,caj格式
上傳時間: 2013-12-18
上傳用戶:1583060504
資源簡介:基于FPGA的VGA顯示器彩條發(fā)生器 是必備的VGA原碼控制
上傳時間: 2013-12-18
上傳用戶:zhyiroy