除頻code,只要修改數字並接上時脈,即可得到所要的頻率
標簽： code 修改
上傳時間： 2013-12-13
上傳用戶：zmy123
VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等
標簽： VHDL
上傳時間： 2014-12-20
上傳用戶：2467478207
實現低頻率的移相信號發生器,才用DDS技術直接的合成
標簽： DDS 低頻 移相 信號發生器
上傳時間： 2016-08-02
上傳用戶：jjj0202
基于DD的數字移相正弦信號發生器設計 EDA技術在全國大學生設計競賽中的應用
標簽： EDA 數字移相 大學生 中的應用
上傳時間： 2013-12-02
上傳用戶：D&L37
基于DDS的數字移相正弦信號發生器設計，EDA技術在全國大學生電子設計競賽中的應用
標簽： DDS 數字移相 正弦信號發生器
上傳時間： 2014-12-02
上傳用戶：aig85
verilog編寫基于fpga的鑒相器模塊
標簽： verilog fpga 編寫 模塊
上傳時間： 2016-08-09
上傳用戶：jackgao
實驗一 FSK調制解調系統實驗 實驗二 數字基帶信號實驗 實驗三 脈沖編碼調制(PCM)系統實驗 實驗四 移相鍵控(PSK)實驗
標簽： 實驗 FSK PCM PSK
上傳時間： 2013-12-12
上傳用戶：wanghui2438
介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。
標簽： FPGA 數字鎖相環 分 基本結構
上傳時間： 2016-08-12
上傳用戶：xiaoyunyun
在軟件接收機的基礎上,利用鑒頻器輔助鑒相器的輸出,引入一個模糊邏輯控制器,使得環路能夠智能跟蹤信號的動態變化.實驗結果證明所提出的設計方法與傳統環路相比可大幅度縮短跟蹤時間,減小環路濾波器帶寬,并能消除周跳.
標簽： 環路 軟件接收機 模糊邏輯 控制器
上傳時間： 2016-09-01
上傳用戶：lindor
dds數字移相信號發生器,功能齊全通過驗證
標簽： dds 數字移相 信號發生器
上傳時間： 2016-10-18
上傳用戶：古谷仁美
蟲蟲下載站版權所有 京ICP備2021023401號-1
