999精品视频在这里,欧美一区电影,亚洲精品久久久久久国产精华液

數(shù)字芯片

SST芯片燒寫軟件.rar

51單片機綜合學習系統(tǒng) SST芯片燒寫軟件

標簽： SST 芯片燒寫軟件

上傳時間： 2013-07-21

上傳用戶：plsee
MP3音頻解碼器的FPGA原型芯片設(shè)計與實現(xiàn).rar

MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設(shè)計方法，實現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗證方法。論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進行設(shè)計，可以省去存儲中間計算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計算子模塊的工作時序，將數(shù)據(jù)計算的時間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。

標簽： FPGA MP3 音頻解碼器

上傳時間： 2013-07-01

上傳用戶：xymbian
USB20加密接口芯片的設(shè)計及其FPGA驗證.rar

信息安全在當今的社會生產(chǎn)生活中已經(jīng)被廣為關(guān)注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數(shù)據(jù)進行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當中。但是加密卡和加密狗因為采用的是多芯片結(jié)構(gòu)，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數(shù)據(jù)竊聽的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實現(xiàn)的USB加密接口芯片的構(gòu)想，采用一塊芯片實現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現(xiàn)與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。根據(jù)設(shè)計思想，課題研究并設(shè)計了USB2.0加密接口芯片的總體硬件架構(gòu)，設(shè)計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問題，本文設(shè)計了AESUSB緩沖器，優(yōu)化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎(chǔ)之上對加密芯片的通信和加密性能進行了測試和驗證。

標簽： FPGA USB 20

上傳時間： 2013-05-24

上傳用戶：黃華強
基于FPGA數(shù)控精插補芯片的設(shè)計.rar

本文著重研究用現(xiàn)場可編程門陣列(FPGA)來開發(fā)設(shè)計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計了逐點比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補算法，并對各種算法模塊進行了仿真驗證。又設(shè)計了三個算法選通信號，將三種算法模塊綜合成了一個整電路。在完成了FPGA內(nèi)部三種算法的實現(xiàn)后，設(shè)計以一個STC單片機為粗插補處理器的FPGA實驗開發(fā)系統(tǒng)，并制作了PCB板。實驗開發(fā)系統(tǒng)板中設(shè)計了單片機程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實現(xiàn)FPGA上電自動配置。可用該實驗系統(tǒng)板進行精插補芯片的設(shè)計與開發(fā)，以及對所完成設(shè)計的功能進行驗證。為驗證所設(shè)計芯片的插補功能，編寫了單片機粗插補程序，將產(chǎn)生的粗插補坐標增量發(fā)給FPGA進行插補實驗，得到了理想的插補輸出脈沖。又編寫了單片機脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機。最后通過編寫PC機的串口通信程序以及根據(jù)插補脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補軌跡圖形。最終繪圖結(jié)果顯示，在20M輸入時鐘頻率下，由插補脈沖生成的插補軌跡圖形正確，驗證了本文設(shè)計的三種插補算法功能的正確性。本設(shè)計插補芯片達到了高速插補功能要求。

標簽： FPGA 數(shù)控片的設(shè)計

上傳時間： 2013-04-24

上傳用戶：zgu489
基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時序分析.rar

基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時序分析

標簽： FPGA 芯片功能仿真

上傳時間： 2013-06-28

上傳用戶：qilin
FPGA芯片關(guān)鍵電路設(shè)計.rar

現(xiàn)場可編程門陣列(FPGA)器件是能通過對其進行編程實現(xiàn)具有用戶規(guī)定功能的電路，特別適合集成電路的新品開發(fā)和小批量ASIC電路的生產(chǎn)。近幾年來，F(xiàn)PGA的發(fā)展非常迅速，但目前國內(nèi)廠商所使用的FPGA芯片主要還是從國外進口，這種狀況除了給生產(chǎn)廠家?guī)砗艽蟮某杀緣毫σ酝猓瑫r也影響到國家信息產(chǎn)業(yè)的保密和安全問題，因此在國內(nèi)自主研發(fā)FPGA便成為一種必然的趨勢。基于上述現(xiàn)實狀況及國內(nèi)市場的巨大需求，中國電子科技集團公司第58研究所近年來對FPGA進行了專項研究，本論文正是作為58所專項的一部分研究工作的總結(jié)。本文深入研究了FPGA的相關(guān)設(shè)計技術(shù)，并進行了實際的FPGA器件設(shè)計，研究工作的重點是在華潤上華(CSMC)0.5μm標準CMOS工藝基礎(chǔ)上進行具有6000有效門的FPGA的電路設(shè)計與仿真。論文首先闡述了可編程邏輯器件的基本結(jié)構(gòu)，就可編程邏輯器件的發(fā)展過程及其器件分類，對可編程只讀存儲器、現(xiàn)場可編程邏輯陣列、可編程陣列邏輯、通用邏輯陣列和復(fù)雜PLD等的基本結(jié)構(gòu)特點進行了討論。接著討論了FPGA的基本結(jié)構(gòu)與分類及它的編程技術(shù)，另外還闡述了FPGA的集成度和速率等相關(guān)問題。并根據(jù)實際指標要求確定本文研究目標FPGA的基本結(jié)構(gòu)和它的編程技術(shù)，在華潤上華0.5μm標準CMOS工藝的基礎(chǔ)上，進行一款FPGA芯片的設(shè)計研究工作。進行了可編程邏輯單元的基本結(jié)構(gòu)的設(shè)計，并用CMOS邏輯和NMOS傳輸管邏輯實現(xiàn)了函數(shù)發(fā)生器、快速進位鏈和觸發(fā)器的電路設(shè)計，并對其進行了仿真，達到了預(yù)期的目標。

標簽： FPGA 芯片電路設(shè)計

上傳時間： 2013-08-01

上傳用戶：baitouyu
基于FPGA的PCI總線接口橋接邏輯設(shè)計.rar

隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。

標簽： FPGA PCI 總線接口

上傳時間： 2013-07-24

上傳用戶：ca05991270
基于實時鐘芯片的電子萬年歷的設(shè)計.zip

芯片資料，時鐘芯片的相關(guān)資料，希望大家多多指教，多多交流。

標簽： zip 時鐘芯片電子萬年歷

上傳時間： 2013-06-25

上傳用戶：天誠24
U盤和SD卡文件管理控制芯片CH376.rar

CH376 是文件管理控制芯片，用于單片機系統(tǒng)讀寫U 盤或者SD 卡中的文件。

標簽： 376 CH U盤

上傳時間： 2013-05-26

上傳用戶：liglechongchong
基于nRF905芯片的無線傳輸設(shè)計與實現(xiàn).rar

基于 nRF905芯片的無線傳輸設(shè)計與實現(xiàn)

標簽： nRF 905 芯片

上傳時間： 2013-04-24

上傳用戶：rishian