fpga功能實(shí)現(xiàn)有限字長響應(yīng)FIR，用verilog編寫
標(biāo)簽： fpga FIR 有限字長
上傳時(shí)間： 2013-08-24
上傳用戶：hz07104032
基于FPGA加密芯片設(shè)計(jì)論文（AES和DES算法）
標(biāo)簽： FPGA AES DES 加密
上傳時(shí)間： 2013-08-29
上傳用戶：weixiao99
自己現(xiàn)在用的CPLD下載線，用74HC244芯片\r\n要注意設(shè)置下載模式
標(biāo)簽： CPLD 244 74 HC
上傳時(shí)間： 2013-08-31
上傳用戶：dancnc
采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來
標(biāo)簽： Verilog FPGA 語言 控制
上傳時(shí)間： 2013-09-01
上傳用戶：喵米米米
RSA密碼芯片的FPGA實(shí)現(xiàn)\r\n請有需要的人來下載
標(biāo)簽： FPGA RSA 密碼芯片
上傳用戶：tangsiyun
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
標(biāo)簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳時(shí)間： 2013-09-05
上傳用戶：llwap
CADENCE 芯片版圖設(shè)計(jì)工具VIRTUSO/DIVA/DRACULA 入門手冊
標(biāo)簽： CADENCE VIRTUSO DRACULA DIVA
上傳時(shí)間： 2013-09-06
上傳用戶：truth12
lm3s系列芯片的sch庫和pcb庫,省去自己重新畫庫的麻煩,值得一看哦!
標(biāo)簽： lm3s sch pcb 系列芯片
上傳時(shí)間： 2013-09-13
上傳用戶：kernor
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
