<output id="hfznz"></output>
ALTERA PWM電路 這是一個(gè)ALTERA的PWM電路，可以整合到NIOSII IDE中，來(lái)完成一個(gè)PWM的系統(tǒng)。
標(biāo)簽： ALTERA PWM
上傳時(shí)間： 2013-12-08
上傳用戶：zxc23456789
一個(gè)數(shù)據(jù)庫(kù)頁(yè)面,用jsp寫(xiě)成。希望給點(diǎn)意見(jiàn)
標(biāo)簽： jsp
上傳時(shí)間： 2013-12-14
上傳用戶：shanml
使用FPGA設(shè)計(jì)WiMax接收機(jī)之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時(shí)間： 2016-01-22
上傳用戶：zhuyibin
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
用AD0809的電平轉(zhuǎn)換數(shù)據(jù)采集,實(shí)現(xiàn)8路電壓的循環(huán)檢測(cè)
標(biāo)簽： 0809 AD 8路 電平轉(zhuǎn)換
上傳時(shí)間： 2016-03-11
上傳用戶：13188549192
一個(gè)可以計(jì)算分壓電路的源碼。 可透過(guò)輸出與輸入電壓，計(jì)算電阻的大小；或透過(guò)輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶：hoperingcong
是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
一塊M21394圖象采集卡兩路同時(shí)采集程序，分配一次MappAlloc,MsysAlloc.分配兩次MdispAlloc,MdigAlloc,MbufAlloc2d. 分別在兩個(gè)MdigAlloc函數(shù)中設(shè)置M_DEV0,M_DEV1.兩個(gè)digitizer的dcf文件
標(biāo)簽： M21394 圖象采集卡 采集 程序
上傳時(shí)間： 2014-01-02
上傳用戶：2404
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
