WIM動態稱重系統的研究對于保護公路的正常使用有著非常重要的經濟利益和社會價值。針對我國公路WIM系統的研究現狀和存在的問題，提出了新的思路、解決辦法和改進措施，用以提高整個WIM系統的各項性能指標。 基于ARM的壓電薄膜軸的車輛動態稱重系統的嵌入式研究與設計，致力于提高WIM系統精度等各項性能指標，其采用了高新的軟硬件技術，是一個比較有研究意義的課題。 本文首先從分析稱重原理入手，提出了一個改進的系統整體設計方案，在該方案的前提下，通過不斷地試驗修改，搭建了一個基于Labview的現場模擬實驗系統，為下一步研究和整個系統的實現打下了堅實的基礎。本文所做的具體工作，概括起來有如下幾點： 第一，簡要地介紹了基于壓電薄膜軸的WIM系統原理、影響因素以及課題研究的意義等； 第二，給出了系統整體設計方案，并設計了多個信號調理電路，諸如電荷放大電路，隔離電路以及濾波電路等； 第三，采用了32位的微處理器，并采用了一種比較完善的數據處理方法，提高了系統的軟硬件技術，在此基礎上研究設計了基于ARM-μgC/OS-Ⅱ的WIM嵌入式系統平臺，完成了系統的軟硬件設計、實現及操作系統移植； 最后，設計并實地進行了一個新的試驗，即基于LabVIEW8.2的數據采集卡的現場模擬試驗，給出了試驗結果和分析。該試驗方便于測量與數據采集，可得到較為精準的現場數據，為后續的數據處理打下了基礎；
上傳時間： 2013-07-29
上傳用戶：源弋弋
音頻管理組件(Audio Management Unit，AMU)是先進客艙娛樂與服務系統(Advanced Cabin Entertainment Service System，ACESS)的組成部分，應用于飛機上音頻資源的管理與控制。飛機運營對航空機載電子系統準確性、復雜性和安全性的高要求，使得其維修維護工作極大地依賴于自動測試設備(Automatic Testing Equipment，ATE)。本課題來源于實際工程項目， FPGA技術具備多種優點，將其與民航測試設備結合研制一個用于檢測AMU故障的自動測試系統，該系統將對AMU自動完成部件維修手冊(Comvonent Maintenance Manual，CMM)所規定的全部功能、性能方面的綜合測試。 本文首先概述音頻管理組件、自動測試系統及其在民航領域的應用，并闡述了課題的背景、研究目標和相關技術要求；文章對可編程邏輯器件CPLD/FPGA的結構原理、硬件描述語言VHDL的特點以及MAXL+plusⅡ軟件的設計流程進行了說明，重點闡述了基于FPGA的DDS信號發生器以及數據采集卡的設計實現、并著重闡述了ARINC429總線的傳輸規范，和基于FPGA的ARINC429總線接口的設計與實現。在ARINC429接口設計中采用自頂向下，多層次系統設計的方法，用VHDL語言進行描述。在發送器中利用了FPGA內部的分布式RAM創建異步FIFO，節約了FPGA的內部資源和提高了數據傳輸速度；在接收器中采用了提高抗干擾性的優化設計。測試結果表明基于FPGA的設計實現ARINC429總線數據通信的要求，使用方便，可靠性好，能夠克服HS-3282芯片中的數據格式固定，使用不夠靈活方便，價格昂貴的缺點。
上傳時間： 2013-08-06
上傳用戶：gzming
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
生物識別技術代表了未來身份驗證技術的發展方向，而指紋識別技術又是最可靠、最有效的生物識別技術之一。目前，指紋識別技術是優于其它生物識別技術的身份鑒別方法。這是因為人的指紋各不相同、終生基本不變的特點已經得到公認，特別是現有的指紋識別算法已達到識別迅速、準確可靠的水平，是完全可以商業化的生物識別技術。 傳統的指紋識別系統多是基于PC平臺，這種系統將指紋圖像處理和指紋匹配甚至指紋采集控制都放在PC平臺上，在獲得了較高速度和開發效率的同時，缺點也是顯而易見的，其體積龐大，成本較高。而已有的嵌入式指紋識別系統多是基于單片機和DSP的，不是在運算速度上受到硬件限制，就是在系統的擴展性、可維護性及用戶交互上有諸多不足。 近年來指紋識別應用的普及對自動指紋識別系統的便攜性和易用性提出了更高的要求，指紋識別技術正向著小型化和嵌入式的方向發展。在微電子領域，以ARM、DSP、FPGA為代表的嵌入式微處理器的性能飛速提高，為構建嵌入式系統提供了硬件保證。 ARM是當前最為流行的32位RISC處理器架構，目前ARM占RISC處理器市場的七成左右。三星公司的S3C2410是基于ARM920T內核的通用32位微處理器，它具有高性能和低功耗的特性，被設計用于手持設備和通用嵌入式系統。 嵌入式系統對操作系統和其上運行的軟件有特別的要求。針對本課題所采用的ARM硬件平臺，詳細介紹了嵌入式操作系統Arm-Linux的移植。分別說明了交叉編譯工具鏈的安裝、引導裝載器的移植和Linux內核的裁減和交叉編譯過程。為了運行應用程序，還介紹了文件系統的構建。 指紋識別系統需要指紋采集設備。FPS200是Veridicom公司推出的第三代半導體指紋傳感器，是一款專為嵌入式系統設計的高性能、低成本、低功耗的電容式固態指紋傳感器。本文詳細闡述了基于FPS200的USB接口指紋采集卡的設計與實現。 指紋圖像處理與匹配是整個系統的重要環節，論文介紹了圖像處理與匹配的一般概念，并提出了新的指紋匹配方法。指紋匹配是自動指紋識別中的一個難點。現有的指紋匹配方法大致可以歸結為圖形匹配和人工神經網絡匹配兩大類，本文提出的基于線段的特征點匹配算法屬于圖形匹配。 嵌入式系統需要完善的軟件支持。隨著嵌入式技術的飛速發展，用戶交互界面也由傳統的字符界面向圖形界面轉變，圖形用戶界面系統得到了長足的發展。MiniGUI 是一個非常適合于工業控制實時系統以及嵌入式系統的可定制的、小巧的圖形用戶界面支持系統。本文介紹了基于MiniGUI的可視化指紋識別軟件設計。 綜上所述，本文針對特定硬件條件，構建了定制的嵌入式操作系統；設計了支持USB數據傳輸的指紋采集卡；指紋圖像的濾波、提取特征和指紋特征匹配均針對嵌入式系統的實際情況進行了優化；利用MiniGUI圖形支持庫完成了界面美觀友好的可視化指紋識別程序。系統具有安全可靠、易于擴展、性價比高等優點。
上傳時間： 2013-08-02
上傳用戶：小儒尼尼奧
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-05-22
上傳用戶：彭玖華
特點(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設計(Wide input range for auxiliary power) 尺寸小,穩定性高(Dimension small and High stability)
上傳時間： 2013-11-24
上傳用戶：541657925
a_bit equ 20h ;個位數存放處 b_bit equ 21h ;十位數存放處 temp equ 22h ;計數器寄存器 star: mov temp,#0 ;初始化計數器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重來 mov temp,#0 next: ljmp stlop ;顯示子程序 display: mov a,temp ;將temp中的十六進制數轉換成10進制 mov b,#10 ;10進制/10=10進制 div ab mov b_bit,a ;十位在a mov a_bit,b ;個位在b mov dptr,#numtab ;指定查表啟始地址 mov r0,#4 dpl1: mov r1,#250 ;顯示1000次 dplop: mov a,a_bit ;取個位數 MOVC A,@A+DPTR ;查個位數的7段代碼 mov p0,a ;送出個位的7段代碼
上傳時間： 2013-11-06
上傳用戶：lx9076
在航電系統維護過程中，為解決定位故障的效率和降低維修成本等問題，提出了基于ICD（Interface Control Document，接口控制文件）的1553B總線的信息監控系統模型。該系統運用數據采集卡對總線中傳輸的信號有無失真、偏差等電氣特性進行檢測，并使用1553B通訊卡通過測控軟件LabWindows/CVI編程與ICD數據庫的動態鏈接，實現總線信息的解析和故障的判斷。與傳統的維護過程相比，這種模型能夠從信號的電氣特性以及信息的解析等全方位的去檢測判斷故障的來源，并且能夠廣泛在其他1553B總線系統內擴展應用。驗證表明該監控系統可以對總線信息進行快速有效地監測分析，能滿足應用需求。 Abstract: In the process of avionics system maintenance， to solve the problems such as improving the efficiency of fast orientation to troubles and reducing maintenance cost， system of 1553B bus information monitor model based on ICD was proposed. The system observed whether the data which transmitted on the bus appear distortion and deviation by using data acquisition card. And using 1553B communication card programming of the measure software LabWindows/CVI and the dynamic linking of ICD database， message analysis and fault estimation could be realized. Compared with traditional maintenance， this model can all-dimensionally detect and analyze the source of faults from both electrical characteristics of the signal and message analysis， and it can be widely applied in the other 1553B system. Experiment shown that this monitor system can effectively detect and analyze the bus message and can meet the application requirements.
上傳時間： 2013-11-23
上傳用戶：18752787361
AVRVI專業提供AVR單片機學習開發工具，AVR開發板，AVR仿真器，AVR編程器，AVR實驗箱，數據采集卡，視頻疊加模塊等，并可提供定制服務。
上傳時間： 2013-11-19
上傳用戶：lgd57115700
單片機嵌入式模塊 聯系 楊迪 15336417867 0531-55508458 QQ：1347978253 htp://www.easyele.cn 單片機嵌入式模塊集成了8bit微處理器、CAN控制器、CAN收發器、總線保護于一身，所有元器件布置在一個微型的封裝模塊之內，用戶只需要 知道RS232的通訊即可實現CAN通訊。并且提供嵌入式網絡模塊上位機設計，可以工作于透明傳輸模式和透明數據模式。 UART輸出可以為TTL電 平，RS232或RS485。貨號：CAN-module 規格： 套. 單片機嵌入式模塊廣泛應用于消防安防、智能樓宇、酒店門鎖、煤礦通訊、船舶運輸等應用領域。CAN 是公認的穩定可靠的通訊模式，本系統 采用汽車級CPU，更保障其穩定性。單片機嵌入式模塊通過UART轉CAN可以幫助用戶快速實現具有CAN-bus通訊接口的儀器、儀表設備的項目設計。 我們濟南恩易電子科技有限公司是一家集研發生產銷售于一體的高科技企業，主營業務字符疊加器，數據采集卡，串口服務器，嵌入式學習開 發工具等，可為客戶定制開發，單片機嵌入式模塊上市以來，一直深受廣大顧客的喜愛，我們有專業的包裝，詳細的資料光盤，技術指導，合 理的價格，歡迎大家咨詢購買。
上傳時間： 2013-10-11
上傳用戶：gengxiaochao
<input id="auei0"></input>