大圓機(jī)是一種涉及到計(jì)算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來，伴隨著我國針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價(jià)比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對(duì)人機(jī)界面的要求越來越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實(shí)現(xiàn)快速開發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來越多的領(lǐng)域所采用。 本文在對(duì)大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個(gè)以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺(tái)、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。 此方案中的硬件平臺(tái)由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動(dòng)程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動(dòng),程序下載到RAM執(zhí)行和燒寫到Flash存儲(chǔ)器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動(dòng)程序?qū)崿F(xiàn)了對(duì)于大圓機(jī)系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計(jì)方案實(shí)現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點(diǎn)，具有較大的實(shí)用價(jià)值和廣闊的應(yīng)用前景。
標(biāo)簽： CPLD ARM 控制系統(tǒng)
上傳時(shí)間： 2013-07-13
上傳用戶：皇族傳媒
隨著計(jì)算機(jī)和網(wǎng)絡(luò)技術(shù)應(yīng)用的擴(kuò)展，電能的遠(yuǎn)程自動(dòng)監(jiān)測(cè)、計(jì)算與收費(fèi)的方案逐步被采用，能源計(jì)量?jī)x表的數(shù)據(jù)自動(dòng)抄收及遠(yuǎn)傳系統(tǒng)的建設(shè)成為智能化住宅的基本配置之一。 本文針對(duì)校園的學(xué)生宿舍的電表收費(fèi)進(jìn)行了探討，到目前為止、按照收費(fèi)方式電子式電能表可以分為：接觸式和非接觸式的IC卡預(yù)付費(fèi)電表、復(fù)費(fèi)率電表、和分時(shí)預(yù)付費(fèi)的復(fù)費(fèi)率電表。針對(duì)這幾種電表的抄表方式也各不相同，預(yù)付費(fèi)電表主要是應(yīng)用IC卡充值的方法付費(fèi)、而復(fù)費(fèi)率的電表主要是采用人工抄表和布線抄表的方法、而分時(shí)預(yù)付費(fèi)復(fù)費(fèi)率的電表主要是使用IC卡充值之后，利用實(shí)時(shí)時(shí)鐘在用電峰谷時(shí)對(duì)存儲(chǔ)在電表能的金額進(jìn)行扣除。文中設(shè)計(jì)的自動(dòng)抄表系統(tǒng)可以實(shí)現(xiàn)對(duì)上述三種電表的抄錄工作，尤其是針對(duì)校園學(xué)生宿舍等應(yīng)用場(chǎng)所具用重要的意義。 文章提出了整體的方案設(shè)計(jì)，三級(jí)網(wǎng)絡(luò)分別應(yīng)用了無線傳輸和網(wǎng)絡(luò)傳輸?shù)姆桨福鉀Q了遠(yuǎn)程電能計(jì)量計(jì)費(fèi)系統(tǒng)的由集中器和采集器(采集終端)以及通信信道與抄表軟件組成的部分即：集中器到抄表中心的上行信道、集中器至采集器(采集終端)或水電氣表間的下行信道。在整體設(shè)計(jì)思路介紹之后，文章花主要篇幅分章節(jié)介紹了復(fù)費(fèi)率電能計(jì)量?jī)x表、基于arm和uclinux的無線收發(fā)集中控制器的軟硬件，上位機(jī)的主控界面的設(shè)計(jì)。其中電能表的開發(fā)分塊介紹了軟硬件的各個(gè)部分，集中控制器由于嵌入了實(shí)時(shí)操作系統(tǒng)uclinux，著重講述了基于操作系統(tǒng)的應(yīng)用程序的開發(fā)，主站界面介紹了簡(jiǎn)單的測(cè)試程序。然后通過測(cè)試的結(jié)果說明了課題設(shè)計(jì)的系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的基本采集和控制的情況，最后本文總結(jié)了研究的成果，并提出了改進(jìn)的方向。
標(biāo)簽： 無線數(shù)據(jù)傳輸 抄表系統(tǒng) 網(wǎng)絡(luò)遠(yuǎn)程
上傳時(shí)間： 2013-07-04
上傳用戶：咔樂塢
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國航空、航天、國防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
光斑質(zhì)心檢測(cè)系統(tǒng)是APT精跟蹤伺服系統(tǒng)的關(guān)鍵技術(shù)之一，目前的光斑檢測(cè)系統(tǒng)大多是基于PC機(jī)的，存在著高速實(shí)時(shí)性、穩(wěn)定性問題。在總結(jié)各種檢測(cè)算法的基礎(chǔ)上，本文提出了基于FPGA的圖像處理算法，實(shí)現(xiàn)了激光光斑中心的高速實(shí)時(shí)檢測(cè)。 文中主要采用3×3窗口模塊和自適應(yīng)閾值模塊，先對(duì)CCD輸入數(shù)據(jù)進(jìn)行處理，判斷光斑的范圍，然后再運(yùn)用光斑的質(zhì)心算法對(duì)光斑所占的像元進(jìn)行運(yùn)算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達(dá)到了的3000幀/s的脫靶量幀速，精度為2urad的技術(shù)指標(biāo)，實(shí)現(xiàn)了高速率、高精度的精跟蹤要求。
標(biāo)簽： 實(shí)時(shí)圖像采集 處理系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：林魚2016
本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的總體結(jié)構(gòu)、載波調(diào)制、濾波器設(shè)計(jì)等問題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 首先介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語言的基本語法結(jié)構(gòu)和FPGA器件的開發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成器(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。分析與研究了射頻寬帶濾波器應(yīng)具有的傳輸特性，通過分析巴特沃思濾波器、切比雪夫?yàn)V波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性，設(shè)計(jì)了發(fā)生器射頻寬帶濾波器。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。
標(biāo)簽： FPGA 擴(kuò)頻信號(hào) 發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：greethzhang
中國質(zhì)量認(rèn)證中心產(chǎn)品認(rèn)證作業(yè)指導(dǎo)書工廠現(xiàn)場(chǎng)檢查作業(yè)指導(dǎo)書（ CQC/GD. JC15-2004）
上傳時(shí)間： 2013-07-25
上傳用戶：時(shí)代電子小智
采用現(xiàn)場(chǎng)可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A
上傳時(shí)間： 2013-05-18
上傳用戶：ukuk
三維彩色信息獲取系統(tǒng)目的是獲取對(duì)象的三維空間坐標(biāo)和顏色信息。它是計(jì)算機(jī)視覺研究的重要內(nèi)容，也是當(dāng)前信息科學(xué)研究中的一個(gè)重要熱點(diǎn)。 本文首先介紹了三維信息獲取技術(shù)的意義和實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù)，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時(shí)序。 本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計(jì)，總結(jié)出了較完整、規(guī)范化的設(shè)計(jì)流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法，總結(jié)了在視頻系統(tǒng)中的高級(jí)設(shè)計(jì)技巧，包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實(shí)現(xiàn)方式等。 為了說明提出的設(shè)計(jì)方法，本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測(cè)算法的硬件實(shí)現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合，具有穩(wěn)定性好、精度高、計(jì)算簡(jiǎn)單、數(shù)據(jù)存儲(chǔ)量小、實(shí)現(xiàn)速度快的特點(diǎn)，此外，該方法有利于硬件快速實(shí)現(xiàn)。實(shí)踐證明這種方法是實(shí)用的、有效的。 本文的重點(diǎn)在于研制了具有完全自主知識(shí)產(chǎn)權(quán)的實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實(shí)現(xiàn)系統(tǒng)快速算法的核心，使用現(xiàn)場(chǎng)可編程器FPGA器件EPlK50實(shí)現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實(shí)現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號(hào)轉(zhuǎn)化為RGB真彩色信號(hào)的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號(hào)控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機(jī)交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個(gè)實(shí)時(shí)可重構(gòu)三維激光彩色信息獲取系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。
標(biāo)簽：
上傳時(shí)間： 2013-07-23
上傳用戶：lguotao
普通GPS接收機(jī)在特殊環(huán)境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內(nèi)環(huán)境的情況下，由于衛(wèi)星信號(hào)非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛(wèi)星信號(hào)，導(dǎo)致無法正常定位。惡劣條件下的定位有廣闊的發(fā)展和應(yīng)用前景，特別是在交通事故、火災(zāi)和地震等極端環(huán)境下，快速準(zhǔn)確定位當(dāng)事者所處位置對(duì)于降低事態(tài)損失和營(yíng)救受傷者是極為重要的。歐美和日本等發(fā)達(dá)國家也都制定了相應(yīng)的提高惡劣條件下高靈敏度定位能力的發(fā)展政策。而高靈敏度GPS接收機(jī)定位的關(guān)鍵在于GPS微弱信號(hào)的處理。 本課題的主要研究?jī)?nèi)容是針對(duì)GPS微弱信號(hào)改進(jìn)處理方法。針對(duì)傳統(tǒng)GPS接收機(jī)信號(hào)捕獲中的串行搜索方法提出了基于批處理的微弱信號(hào)捕獲方法,來提高低信噪比情況下微弱信號(hào)的捕獲能力，實(shí)現(xiàn)快速高靈敏度的準(zhǔn)確捕獲；針對(duì)捕獲微弱信號(hào)處理大量數(shù)據(jù)導(dǎo)致的運(yùn)算量激增，運(yùn)用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運(yùn)算量同時(shí)縮短捕獲時(shí)間。針對(duì)傳統(tǒng)GPS接收機(jī)延遲鎖相環(huán)跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環(huán)失鎖造成的信號(hào)跟蹤丟失概率，來提高惡劣環(huán)境下低信噪比信號(hào)的跟蹤能力，實(shí)現(xiàn)微弱信號(hào)的連續(xù)可靠跟蹤。通過提高GPS微弱信號(hào)的捕獲與跟蹤能力，進(jìn)而使GPS接收機(jī)在惡劣環(huán)境下衛(wèi)星信號(hào)微弱時(shí)能夠?qū)崿F(xiàn)較好的定位與導(dǎo)航。 通過擬合GPS接收機(jī)實(shí)際接收到的原始數(shù)據(jù)，構(gòu)造出不同載噪比的數(shù)字信號(hào)，分別對(duì)提出的針對(duì)微弱信號(hào)的捕獲與跟蹤算法進(jìn)行仿真比較驗(yàn)證，結(jié)果表明，對(duì)接收機(jī)后端信號(hào)處理部分作出的算法改進(jìn)使得GPS接收機(jī)可以更好的處理微弱信號(hào)，并且具有較高的靈敏度和精度。文章同時(shí)針對(duì)提出的數(shù)據(jù)處理特征使用FPGA技術(shù)對(duì)算法主要的數(shù)據(jù)處理部分進(jìn)行了初步的構(gòu)架實(shí)現(xiàn)并進(jìn)行了板級(jí)驗(yàn)證，結(jié)果表明，利用FPGA技術(shù)可以較好的實(shí)現(xiàn)算法的數(shù)據(jù)處理功能。文章最后給出了結(jié)論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號(hào)跟蹤算法，可以有效地解決微弱GPS信號(hào)處理的難題，進(jìn)而實(shí)現(xiàn)微弱信號(hào)環(huán)境下的定位與導(dǎo)航。
標(biāo)簽： FPGA GPS 信號(hào)實(shí)時(shí)處理
上傳時(shí)間： 2013-04-24
上傳用戶：變形金剛
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計(jì)中至關(guān)重要的一步。由于現(xiàn)場(chǎng)可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo)，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進(jìn)行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計(jì)算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長(zhǎng)的方法，實(shí)現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對(duì)角線元件之間層次來代替線長(zhǎng)，從而達(dá)到優(yōu)化線長(zhǎng)的同時(shí)提高布通率的快速布局算法。實(shí)驗(yàn)結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測(cè)試案例上取得了較理想的布局實(shí)驗(yàn)效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實(shí)現(xiàn)也都為工業(yè)界提供了借鑒價(jià)值。
標(biāo)簽： FPGA 驅(qū)動(dòng) 布局 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶：nbdedu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
