用verilog HDL代碼編寫的快速除法器,比較有用
標簽: verilog HDL 代碼 編寫
上傳時間: 2013-12-21
上傳用戶:xfbs821
在Java中實現數字的加、減、乘、除等運算。
標簽: Java 數字 減 運算
上傳時間: 2013-12-18
上傳用戶:banyou
編譯原理課程設計核心模塊。(除語義分析外都經過測試) 適用于 Turbo C++,C++ Builder,Visual C++ 若出現內存不足,請將數組定義小一些,且定義為Static 接口說明見Compiler.h文件
標簽: Builder Visual Turbo 編譯原理
上傳時間: 2013-12-25
上傳用戶:WMC_geophy
磁卡需要的程序 UP8-Y FLASH 擦除
標簽: FLASH UP 磁卡 程序
上傳時間: 2013-12-14
上傳用戶:sz_hjbf
上傳時間: 2013-12-26
上傳用戶:maizezhen
一個輸入兩個素數,再計算兩素數相除的小數的循環的位數.
標簽: 輸入 計算 循環
上傳用戶:skhlm
可以在里面修改協議.主要是cmos---fpga--usb(68013a)中除68013a部分的程序
標簽: 68013a cmos fpga usb
上傳時間: 2016-07-02
上傳用戶:a3318966
用VC編的數碼相機仿真程序 包括圖像的預處理 DCT變換 壓縮等 最后可用verify.exe做比較
標簽: verify DCT exe 仿真程序
上傳時間: 2014-01-16
上傳用戶:Pzj
1. 計算器實現的功能 (1)整數的加、減、乘、除運算; (2)小數的加、減運算,包含小數加、減整數; (3)運算出錯后報錯,并重新開始。 (4)LED顯示輸出 2. 運算狀態下,報錯的幾種情況(按‘=’后重新開始) (1)應該輸入數字時,按符號,即第一個輸入的數字是符號; (2)兩數之和大于四位數; (3)兩數之差為負數; (4)乘法的結果大于四位數; (5)除法的除數是零; (6)運算小數乘法; (7)運算小數除法。
標簽: 減 運算 計算器 整數
上傳時間: 2016-07-08
上傳用戶:磊子226
用VHDL語言實現的除法器,可以處理非整除運算。精度0.004
標簽: VHDL 語言 除法器
上傳時間: 2014-01-26
上傳用戶:kr770906
蟲蟲下載站版權所有 京ICP備2021023401號-1