相 關(guān) 資 源

• 用verilog HDL代碼編寫(xiě)的快速除法器免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL代碼編寫(xiě)的快速除法器，比較有用

  標(biāo)簽： verilog HDL 代碼 編寫(xiě)

  上傳時(shí)間： 2013-12-21

  上傳用戶(hù)：xfbs821

• 用verilog HDL語(yǔ)言編寫(xiě)的交通燈程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用verilog HDL語(yǔ)言編寫(xiě)的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-08-19

  上傳用戶(hù)：alex wang

• 用verilog HDL 語(yǔ)言編寫(xiě)的播放梁祝的程序免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL 語(yǔ)言編寫(xiě)的播放梁祝的程序

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-05-24

  上傳用戶(hù)：zuozuo1215

• 是幾個(gè)用verilog HDL語(yǔ)言編寫(xiě)的源代碼（里面包括實(shí)現(xiàn)濾波器等）免費(fèi)下載

  資源簡(jiǎn)介：是幾個(gè)用verilog HDL語(yǔ)言編寫(xiě)的源代碼（里面包括實(shí)現(xiàn)濾波器等），對(duì)想學(xué)習(xí)這個(gè)語(yǔ)言的朋友很有幫助！

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-05-22

  上傳用戶(hù)：ouyangtongze

• 這是一個(gè)用verilog HDL語(yǔ)言編寫(xiě)的交通燈程序。可以用Quartus II運(yùn)行。免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用verilog HDL語(yǔ)言編寫(xiě)的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： verilog Quartus HDL 語(yǔ)言

  上傳時(shí)間： 2014-01-13

  上傳用戶(hù)：tonyshao

• 用verilog HDL語(yǔ)言編寫(xiě)的家用空調(diào)溫度控制器免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL語(yǔ)言編寫(xiě)的家用空調(diào)溫度控制器，可實(shí)現(xiàn)手動(dòng)，自動(dòng)控制兩種模式，并可實(shí)現(xiàn)報(bào)警功能。

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-24

  上傳用戶(hù)：894898248

• 該工程是基于verilog HDL 語(yǔ)言編寫(xiě)的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼免費(fèi)下載

  資源簡(jiǎn)介：該工程是基于verilog HDL 語(yǔ)言編寫(xiě)的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼，會(huì)用QUATUSII的人都應(yīng)該知道如何使用，希望能給你帶來(lái)幫助

  標(biāo)簽： verilog HDLC HDL 幀

  上傳時(shí)間： 2014-11-22

  上傳用戶(hù)：3到15

• 我們的課程設(shè)計(jì),三層電梯控制器模擬程序.用verilog HDL語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：我們的課程設(shè)計(jì),三層電梯控制器模擬程序.用verilog HDL語(yǔ)言編寫(xiě)

  標(biāo)簽： verilog HDL 三層電梯 控制器

  上傳時(shí)間： 2016-10-31

  上傳用戶(hù)：xuanchangri

• 本原碼是基于verilog HDL語(yǔ)言編寫(xiě)的免費(fèi)下載

  資源簡(jiǎn)介：本原碼是基于verilog HDL語(yǔ)言編寫(xiě)的，實(shí)現(xiàn)了SPI接口設(shè)計(jì)，可以應(yīng)用于FPGA,實(shí)現(xiàn)SPI協(xié)議的接口設(shè)計(jì).在MAXII編譯成功,用Modelsim SE 6仿真成功.

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-08-04

  上傳用戶(hù)：mikesering

• 采用verilog HDL語(yǔ)言編寫(xiě)的實(shí)用電梯控制器免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的實(shí)用電梯控制器，這是一個(gè)在實(shí)驗(yàn)室里模擬的項(xiàng)目，分為主控制器與分控制器，主控制器完成運(yùn)行方向、顯示樓層、關(guān)開(kāi)電梯門(mén)、與分控制器通訊等功能；分控制器是在每一層的設(shè)備，實(shí)現(xiàn)顯示電梯當(dāng)前所在樓層、接收乘客上升下降要求等功能...

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2014-01-23

  上傳用戶(hù)：日光微瀾

• 以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲免費(fèi)下載

  資源簡(jiǎn)介：以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲，可供初學(xué)者借鑒

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-09-05

  上傳用戶(hù)：wyiman

• 用verilog DHL語(yǔ)言編寫(xiě)的一個(gè)數(shù)字鐘程序,除了基本計(jì)數(shù),還具有校時(shí),鬧鐘功能免費(fèi)下載

  資源簡(jiǎn)介：用verilog DHL語(yǔ)言編寫(xiě)的一個(gè)數(shù)字鐘程序,除了基本計(jì)數(shù),還具有校時(shí),鬧鐘功能

  標(biāo)簽： verilog DHL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-15

  上傳用戶(hù)：維子哥哥

• 以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲免費(fèi)下載

  資源簡(jiǎn)介：以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲，可供初學(xué)者借鑒

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-26

  上傳用戶(hù)：ma1301115706

• 用verilog HDL 語(yǔ)言寫(xiě)的在LCD液晶上顯示文字的源程序免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL 語(yǔ)言寫(xiě)的在LCD液晶上顯示文字的源程序

  標(biāo)簽： verilog HDL LCD 語(yǔ)言

  上傳時(shí)間： 2014-01-26

  上傳用戶(hù)：a3318966

• verilog HDL語(yǔ)言編寫(xiě)的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL語(yǔ)言編寫(xiě)的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2015-07-18

  上傳用戶(hù)：yulg

• 本文件提供了用verilog HDL語(yǔ)言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說(shuō)明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費(fèi)下載

  資源簡(jiǎn)介：本文件提供了用verilog HDL語(yǔ)言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說(shuō)明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： verilog 加法器 HDL 進(jìn)位

  上傳時(shí)間： 2013-12-17

  上傳用戶(hù)：ynwbosss

• 采用verilog HDL語(yǔ)言編寫(xiě)的數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的數(shù)字頻率計(jì)，被測(cè)波形分別為方波、三角波和正弦波；采用6個(gè)數(shù)碼管顯示結(jié)果，三檔量程可調(diào)，工程價(jià)值很高，

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-03-21

  上傳用戶(hù)：kr770906

• 采用verilog HDL語(yǔ)言編寫(xiě)的交通燈控制系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的交通燈控制系統(tǒng)，這是一個(gè)完整的畢設(shè)課題，分別有分頻、顯示譯碼、倒計(jì)時(shí)和動(dòng)態(tài)顯示驅(qū)動(dòng)模塊，實(shí)用價(jià)值很高，

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-03-21

  上傳用戶(hù)：R50974

• 采用verilog HDL語(yǔ)言編寫(xiě)的多功能數(shù)字鐘免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的多功能數(shù)字鐘，包括四個(gè)功能：時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對(duì)FPGA和CPLD學(xué)習(xí)者價(jià)值很高，

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-03-21

  上傳用戶(hù)：270189020

• 采用verilog HDL語(yǔ)言編寫(xiě)的步進(jìn)電機(jī)位置系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的步進(jìn)電機(jī)位置系統(tǒng)，實(shí)現(xiàn)步進(jìn)電機(jī)的定速、加速、減速、定位，且速率和加減速度都能做到連續(xù)可調(diào)的程序，對(duì)控制類(lèi)相關(guān)的學(xué)習(xí)者價(jià)值很高

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-03-21

  上傳用戶(hù)：aix008

• 采用verilog HDL語(yǔ)言編寫(xiě)的直流電動(dòng)機(jī)控制系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的直流電動(dòng)機(jī)控制系統(tǒng)，主要完成直流電動(dòng)機(jī)的速度控制，典型的三閉環(huán)(位置、轉(zhuǎn)速和電流反饋)直流電機(jī)控制系統(tǒng)，對(duì)控制類(lèi)相關(guān)的學(xué)習(xí)者價(jià)值很高

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2014-01-19

  上傳用戶(hù)：weiwolkt

• uart串口通信程序 用verilog HDL　編寫(xiě)　可以有效應(yīng)用于FPGA上免費(fèi)下載

  資源簡(jiǎn)介：uart串口通信程序 用verilog HDL　編寫(xiě)　可以有效應(yīng)用于FPGA上

  標(biāo)簽： verilog uart FPGA HDL

  上傳時(shí)間： 2014-01-04

  上傳用戶(hù)：頂?shù)弥?/p>

• 這是用verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒(méi)有密碼免費(fèi)下載

  資源簡(jiǎn)介：這是用verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒(méi)有密碼

  標(biāo)簽： verilog HDL 數(shù)據(jù)選擇器 密碼

  上傳時(shí)間： 2014-01-25

  上傳用戶(hù)：pkkkkp

• verilog HDL語(yǔ)言編寫(xiě)的數(shù)字秒表免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL語(yǔ)言編寫(xiě)的數(shù)字秒表，仿真已經(jīng)通過(guò)，可供參考

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2013-12-19

  上傳用戶(hù)：chfanjiang

• 這是我用verilog HDL語(yǔ)言寫(xiě)的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線(xiàn)以提高速度.免費(fèi)下載

  資源簡(jiǎn)介：這是我用verilog HDL語(yǔ)言寫(xiě)的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線(xiàn)以提高速度.

  標(biāo)簽： verilog booth HDL 家

  上傳時(shí)間： 2013-11-29

  上傳用戶(hù)：jjj0202

• 采用verilog HDL語(yǔ)言編寫(xiě)的曼徹斯特碼免費(fèi)下載

  資源簡(jiǎn)介：采用verilog HDL語(yǔ)言編寫(xiě)的曼徹斯特碼， 文件列表： help md.v md_tf.v me.v me_tf.v med.v

  標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2016-12-08

  上傳用戶(hù)：yoleeson

• 用verilog HDL / VHDL實(shí)現(xiàn)的數(shù)字頻率計(jì)（完整實(shí)驗(yàn)報(bào)告）免費(fèi)下載

  資源簡(jiǎn)介：用verilog HDL / VHDL實(shí)現(xiàn)的數(shù)字頻率計(jì)（完整實(shí)驗(yàn)報(bào)告）

  標(biāo)簽： verilog VHDL HDL 數(shù)字頻率計(jì)

  上傳時(shí)間： 2014-01-22

  上傳用戶(hù)：dapangxie

• 用verilong HDL語(yǔ)言編寫(xiě)的數(shù)據(jù)采樣程序免費(fèi)下載

  資源簡(jiǎn)介：用verilong HDL語(yǔ)言編寫(xiě)的數(shù)據(jù)采樣程序，A/D采用的是TLC5260

  標(biāo)簽： verilong HDL 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2017-06-28

  上傳用戶(hù)：ouyangtongze

• 本人編寫(xiě)的定點(diǎn)除法器,開(kāi)發(fā)軟件為XILINX的ISE6.2,通過(guò)PAR仿真.免費(fèi)下載

  資源簡(jiǎn)介：本人編寫(xiě)的定點(diǎn)除法器,開(kāi)發(fā)軟件為XILINX的ISE6.2,通過(guò)PAR仿真.

  標(biāo)簽： XILINX ISE 6.2 PAR

  上傳時(shí)間： 2014-01-17

  上傳用戶(hù)：www240697738

• 用C#代碼編寫(xiě)的SN快速輸入工具免費(fèi)下載

  資源簡(jiǎn)介：用C#代碼編寫(xiě)的SN快速輸入工具

  標(biāo)簽： 代碼 編寫(xiě) 輸入

  上傳時(shí)間： 2015-05-05

  上傳用戶(hù)：685