用verilog HDL代碼編寫的快速除法器,比較有用
資源簡介:用verilog HDL代碼編寫的快速除法器,比較有用
上傳時間: 2013-12-21
上傳用戶:xfbs821
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:用verilog HDL 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:是幾個用verilog HDL語言編寫的源代碼(里面包括實現濾波器等),對想學習這個語言的朋友很有幫助!
上傳時間: 2016-05-22
上傳用戶:ouyangtongze
資源簡介:這是一個用verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2014-01-13
上傳用戶:tonyshao
資源簡介:用verilog HDL語言編寫的家用空調溫度控制器,可實現手動,自動控制兩種模式,并可實現報警功能。
上傳時間: 2013-12-24
上傳用戶:894898248
資源簡介:該工程是基于verilog HDL 語言編寫的幀傳輸協議HDLC幀的發送端代碼,會用QUATUSII的人都應該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:我們的課程設計,三層電梯控制器模擬程序.用verilog HDL語言編寫
上傳時間: 2016-10-31
上傳用戶:xuanchangri
資源簡介:本原碼是基于verilog HDL語言編寫的,實現了SPI接口設計,可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳時間: 2015-08-04
上傳用戶:mikesering
資源簡介:采用verilog HDL語言編寫的實用電梯控制器,這是一個在實驗室里模擬的項目,分為主控制器與分控制器,主控制器完成運行方向、顯示樓層、關開電梯門、與分控制器通訊等功能;分控制器是在每一層的設備,實現顯示電梯當前所在樓層、接收乘客上升下降要求等功能...
上傳時間: 2014-01-23
上傳用戶:日光微瀾
資源簡介:以verilog HDL 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-09-05
上傳用戶:wyiman
資源簡介:用verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能
上傳時間: 2013-12-15
上傳用戶:維子哥哥
資源簡介:以verilog HDL 語言編寫的一首歌曲,可供初學者借鑒
上傳時間: 2013-12-26
上傳用戶:ma1301115706
資源簡介:用verilog HDL 語言寫的在LCD液晶上顯示文字的源程序
上傳時間: 2014-01-26
上傳用戶:a3318966
資源簡介:verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。
上傳時間: 2015-07-18
上傳用戶:yulg
資源簡介:本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:采用verilog HDL語言編寫的數字頻率計,被測波形分別為方波、三角波和正弦波;采用6個數碼管顯示結果,三檔量程可調,工程價值很高,
上傳時間: 2016-03-21
上傳用戶:kr770906
資源簡介:采用verilog HDL語言編寫的交通燈控制系統,這是一個完整的畢設課題,分別有分頻、顯示譯碼、倒計時和動態顯示驅動模塊,實用價值很高,
上傳時間: 2016-03-21
上傳用戶:R50974
資源簡介:采用verilog HDL語言編寫的多功能數字鐘,包括四個功能:時間顯示與設置、秒表、鬧鐘、日期顯示與設置,源代碼對FPGA和CPLD學習者價值很高,
上傳時間: 2016-03-21
上傳用戶:270189020
資源簡介:采用verilog HDL語言編寫的步進電機位置系統,實現步進電機的定速、加速、減速、定位,且速率和加減速度都能做到連續可調的程序,對控制類相關的學習者價值很高
上傳時間: 2016-03-21
上傳用戶:aix008
資源簡介:采用verilog HDL語言編寫的直流電動機控制系統,主要完成直流電動機的速度控制,典型的三閉環(位置、轉速和電流反饋)直流電機控制系統,對控制類相關的學習者價值很高
上傳時間: 2014-01-19
上傳用戶:weiwolkt
資源簡介:uart串口通信程序 用verilog HDL 編寫 可以有效應用于FPGA上
上傳時間: 2014-01-04
上傳用戶:頂得柱
資源簡介:這是用verilog HDL編好的2選一數據選擇器 可以直接使用 沒有密碼
上傳時間: 2014-01-25
上傳用戶:pkkkkp
資源簡介:verilog HDL語言編寫的數字秒表,仿真已經通過,可供參考
上傳時間: 2013-12-19
上傳用戶:chfanjiang
資源簡介:這是我用verilog HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.
上傳時間: 2013-11-29
上傳用戶:jjj0202
資源簡介:采用verilog HDL語言編寫的曼徹斯特碼, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
上傳時間: 2016-12-08
上傳用戶:yoleeson
資源簡介:用verilog HDL / VHDL實現的數字頻率計(完整實驗報告)
上傳時間: 2014-01-22
上傳用戶:dapangxie
資源簡介:用verilong HDL語言編寫的數據采樣程序,A/D采用的是TLC5260
上傳時間: 2017-06-28
上傳用戶:ouyangtongze
資源簡介:本人編寫的定點除法器,開發軟件為XILINX的ISE6.2,通過PAR仿真.
上傳時間: 2014-01-17
上傳用戶:www240697738
資源簡介:用C#代碼編寫的SN快速輸入工具
上傳時間: 2015-05-05
上傳用戶:685