概率理論與數(shù)理統(tǒng)計(jì)實(shí)驗(yàn)系統(tǒng)matlab代碼，含gui
上傳時(shí)間： 2016-10-17
上傳用戶：大三三
用vb寫的紫微斗數(shù)命理程式, 程式會(huì)自動(dòng)幫您排出命盤.
標(biāo)簽： 程式
上傳時(shí)間： 2017-04-21
上傳用戶：ynwbosss
據(jù)說著名猶太歷史學(xué)家 Josephus有過以下的故事：在羅馬人佔(zhàn)領(lǐng)喬塔帕特後，39 個(gè)猶太人與Josephus及他的朋友躲到一個(gè)洞中，39個(gè)猶太人決定寧願(yuàn)死也不要被敵人到，於是決定了一個(gè)自殺方式，41個(gè)人排成一個(gè)圓圈，由第1個(gè)人開始報(bào)數(shù)，每報(bào)數(shù)到第3人該人就必須自殺，然後再由下一個(gè)重新報(bào)數(shù)，直到所有人都自殺身亡為止。 然而Josephus 和他的朋友並不想遵從，Josephus要他的朋友先假裝遵從，他將朋友與自己安排在第16個(gè)與第31個(gè)位置，於是逃過了這場(chǎng)死亡遊戲。
上傳時(shí)間： 2013-12-20
上傳用戶：王慶才
根據(jù)bluelab3.5.2實(shí)例hid-keyboard做出應(yīng)用，能發(fā)出數(shù)字鍵1-5
標(biāo)簽： hid-keyboard bluelab
上傳時(shí)間： 2013-12-24
上傳用戶：牧羊人8920
歐基理德輾轉(zhuǎn)相除法(之一) 以歐基理德輾轉(zhuǎn)相除法求出m，n這2個(gè)整數(shù)的最大公因數(shù)
標(biāo)簽： 除法
上傳時(shí)間： 2013-12-30
上傳用戶：wangzhen1990
晶和IC中心 升壓電路等
標(biāo)簽： 升壓電路
上傳時(shí)間： 2013-08-01
上傳用戶：eeworm
有時(shí)候，做元件封裝的時(shí)候，做得不是按中心設(shè)置為原點(diǎn)（不提倡這種做法），所以制成之后導(dǎo)出來的坐標(biāo)圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個(gè)pin 腳作為元件的原點(diǎn)，明顯就有問題，直接修改封裝的話，PCB又的重新調(diào)整。所以想到一個(gè)方法：把每個(gè)元件所有的管腳的X坐標(biāo)和Y坐標(biāo)分別求平均值，就為元件的中心。
標(biāo)簽： Layout Basic PADS Scr
上傳時(shí)間： 2013-11-01
上傳用戶：ccccccc
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
數(shù)字電子技朮
標(biāo)簽：
上傳時(shí)間： 2013-10-09
上傳用戶：1101055045
數(shù)據(jù)中心功率密度和設(shè)備多樣性的增強(qiáng)正促使動(dòng)力及制冷系統(tǒng)發(fā)生改變。關(guān)鍵業(yè)務(wù)服務(wù)器及通信設(shè)備的性能及可靠性亦取決于動(dòng)力及制冷系統(tǒng)。 由于各公司均配備新應(yīng)用程序以提高業(yè)務(wù)對(duì)數(shù)據(jù)中心系統(tǒng)的依存度，不斷上升的設(shè)備密度使得系統(tǒng)的重要性不斷增加。同時(shí)，隨著服務(wù)器外形不斷縮小，整套設(shè)施及獨(dú)立機(jī)架可為越來越多的設(shè)備提供支持。 上述變化提出了對(duì)動(dòng)態(tài)數(shù)據(jù)中心基礎(chǔ)設(shè)施的更高需求。當(dāng)關(guān)鍵基礎(chǔ)設(shè)施系統(tǒng)能更好的適應(yīng)新技術(shù)及新業(yè)務(wù)變化帶來的密度、容量及可用性方面的改變時(shí)，即可大大提高運(yùn)行的靈活性，從而可實(shí)現(xiàn)更高的系統(tǒng)可用性并降低總成本。 在關(guān)鍵電源領(lǐng)域，動(dòng)態(tài)基礎(chǔ)設(shè)施必須包括UPS系統(tǒng)、配電系統(tǒng)及在架式電源管理。
標(biāo)簽： 數(shù)據(jù)中心 電源轉(zhuǎn)換
上傳時(shí)間： 2013-11-05
上傳用戶：xiaoyaa
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
