本文應用EDA技術，基于FPGA器件設計與實現UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現異步串行通信的接收、發送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構建其中，可根據實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設計時不斷修改程序，來適用不同規模的應用，而且采用Verilog輸入法與工藝性無關，利用系統設計時對芯片的要求，施加不同的約束條件，即可設計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設計是否能獲得所期望的功能，確定設計程序配置到邏輯芯片之后是否可以運行，以及程序在目標器件中的時序關系。 4、為保證數據傳輸的正確性，采用循環冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設計的復雜度，本設計通過CRC算法軟件實現。 實驗結果表明，基于EDA技術的現場可編程門陣列FPGA集成度高，結構靈活，設計方法多樣，開發周期短，調試方便，修改容易，采用FPGA較好地實現了串行數據的通信功能，并對數據作了一定的處理，本設計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設計電路進行功能擴展，以滿足更高的要求。
上傳時間： 2013-04-24
上傳用戶：Altman
LabVIEW串口通信程序設計LabVIEW串口通信程序設計LabVIEW串口通信程序設計LabVIEW串口通信程序設計
上傳時間： 2013-05-21
上傳用戶：奈雁歸dxh
在數字化、信息化的時代，數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發展，數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路(VLSIC)逐步發展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷，使得設計的系統變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現，修改靈活，體積小，功耗小。本系統的設計包括了數字鎖相環、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下，獲得了仿真與實測結果。
上傳時間： 2013-07-05
上傳用戶：acon
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：zukfu
stm8 spi使用說明，講述stm8系列單片機的SPI通信配置及操作流程-stm8 spi instructions for use, about stm8 MCU SPI communication configuration and operational procedures
上傳時間： 2013-07-16
上傳用戶：面具愛人丿
軟件無線電技術作為一種新的通信技術，其基本思想是構造一個通用硬件平臺，使寬帶A/D，D/A盡量靠近天線，在數字域完成信號處理，通過選用不同軟件模塊即可實現不同的通信功能，這樣大大縮短了電臺的研發周期。該技術在通信(尤其是在移動通信)領域有著迫切的需求和廣闊的應用前景。 本文闡述了軟件無線電的基礎理論，對信號采樣理論、多速率信號處理技術、高效數字濾波器、數字正交變換理論進行了分析和研究。從目前器件發展水平和實驗研究條件出發，設計了一個基于FPGA的軟件無線電通信平臺。設計采用了中頻數字化處理的硬件平臺結構，選用Altera Cyclone系列FPGA作為信號處理和總體控制配置的核心，并結合專用通信芯片，數字上變頻器AD9856和數字下變頻器AD6654來實現該平臺。采用VHDL和Verilog HDL語言對時分復用模塊、信道編解碼模塊、調制解調模塊等進行了模塊化設計，并對電路板設計過程中系統的配置和控制、無源濾波器設計、阻抗匹配電路設計等問題進行了詳細的討論，最后對印制電路板進行測試和調試，獲得了預期的效果。 本文給出的設計方案，大大簡化了數字通信系統的硬件設備，具有較強的通用性和靈活性，通過修改系統參數和配置程序，即可適應不同的通信模式和信道狀況，充分體現了軟件無線電的優勢。該平臺不僅僅能應用在通信設備上，在許多系統驗證平臺、測試設備中均可應用，頗具實用價值。
上傳時間： 2013-07-21
上傳用戶：淺言微笑
利用端口串行通信接口卡來擴展多個串行口是解決工業過程中集散控制系統的一種有效方法,文中介紹了利用MOXA公司生產的8端口串行通信接口板在PC機與89C51單片機之間進行串行通信的擴展方法,給出了使用多
上傳時間： 2013-07-20
上傳用戶：風之驕子
51串口通信計算器、51串口通信計算器 方便實用！！！
上傳時間： 2013-05-18
上傳用戶：ziyu_job1234
本課程通過對通信電源網絡結構及基本配置的介紹，配合例題及防護的案例講解，引導學員了解并掌握通信電源的基本知識及基本維護方法。學完本課程后，學員能夠：了解通信電源在通信網絡中的種類及地位；掌握交直流電源的配置；掌握通信電源中各模塊的基本功能；掌握通信電源的基本防護方法。 作為通信系統的"心臟"，通信電源在通信局（站）中具有無可比擬的重要地位。它包含的內容非常廣泛，不僅包含48V直流組合通信電源系統，而且還包括DC/DC二次模塊電源，UPS不間斷電源和通信用蓄電池等。通信電源的核心基本一致，都是以功率電子為基礎，通過穩定的控制環設計，再加上必要的外部監控，最終實現能量的轉換和過程的監控。通信設備需要電源設備提供直流供電。電源的安全、可靠是保證通信系統正常運行的重要條件。
上傳時間： 2013-04-24
上傳用戶：妄想演繹師
回波消除器廣泛應用于公用電話交換網(PSTN)、移動通信系統和視頻電話會議系統等多種語音通信領域。在PSTN系統中，由于線路阻抗不匹配，遠端語音信號通過混合線圈時產生一定泄漏，一部分信號又傳回遠端，產生線路回波，回波的存在會嚴重影響語音通信質量。本文主要針對線路回波進行研究，設計并實現了滿足實用要求的基于FPGA平臺的回波消除器。 首先，對回波產生原理和目前幾種常用回波消除算法進行了分析，在研究自適應回波消除器的各個模塊，特別是深入分析各種自適應濾波算法和雙講檢測算法，綜合考慮各種算法的運算復雜度和性能的情況下，這里采用NLMS算法實現自適應回波消除器。針對傳統雙講檢測算法在近端語音幅度較低情況下容易產生誤判的情況，給出一種基于子帶濾波器組的改進雙講檢測算法。 本文首先使用C語言實現回波消除器的各個模塊，其中包括自適應濾波器、遠端檢測、雙講檢測、非線性處理和舒適噪聲產生模塊。經過仿真測試，相關模塊算法能夠有效提高回波消除器性能。在此基礎上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實現各功能模塊，并通過模塊級和系統級功能仿真以及時序仿真驗證，最終在現場可編程門陣列(Field Programmable Gate Arrav，FPGA)平臺上實現回波消除系統。本文詳細闡述了基于FPGA的設計流程與設計方法，并描述了自適應濾波器、基于分布式算法FIR濾波器、除法器和有限狀態機的設計過程。 根據ITU-T G.168標準提出的測試要求，本文塒基于FPGA設計實現的自適應回波消除系統進行大量主客觀測試。經過測試，各項性能指標均達到或超過G.168標準的要求，具有良好的回波消除效果。
上傳時間： 2013-06-18
上傳用戶：qwe1234
