此程式為使用背景影像相減法在MATLAB軟體環(huán)下的實作程式,此程式運行需要一個解析度為320*240的.AVI格式的影片檔,並且須修改程式碼中影片放置的指定資料夾路徑。
上傳時間： 2017-07-11
上傳用戶：hzy5825468
龍族全部地圖端口(地圖全開的Mapserver),path的路徑請按照自己電腦上的路徑設(shè)置
上傳時間： 2017-08-02
上傳用戶：han_zh
asp_erp 源碼 附詳盡使用說明及數(shù)據(jù)庫
標簽： asp_erp
上傳時間： 2013-12-13
上傳用戶：xaijhqx
SaleManage.rar 源碼 附詳盡使用說明及數(shù)據(jù)庫 進銷存管理系統(tǒng)
標簽： SaleManage 系統(tǒng)
上傳時間： 2013-12-14
上傳用戶：CHENKAI
實用電子技術(shù)專輯 385冊 3.609GLCD 電子密碼鎖 4頁 2.2M.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
單片機專輯 258冊 4.20GHOLTEK 微電腦密碼鎖 11頁 0.4M.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
四路20秒聲光顯示計分搶答器Multisim14仿真源文件+設(shè)計文檔資料摘要數(shù)字搶答器由主體電路與擴展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關(guān)啟動報警電路，以上兩部分組成主體電路。通過定時電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出實現(xiàn)計時功能，構(gòu)成擴展電路。經(jīng)過布線、焊接、調(diào)試等工作后數(shù)字搶答器成形。關(guān)鍵字：開關(guān)陣列電路；觸發(fā)鎖存電路；解鎖電路；編碼電路；顯示電路一，設(shè)計目的本設(shè)計是利用已學(xué)過的數(shù)電知識，設(shè)計的4人搶答器。（1）重溫自己已學(xué)過的數(shù)電知識；（2）掌握數(shù)字集成電路的設(shè)計方法和原理；（3）通過完成該設(shè)計任務(wù)掌握實際問題的邏輯分析，學(xué)會對實際問題進行邏輯狀態(tài)分配、化簡；（4）掌握數(shù)字電路各部分電路與總體電路的設(shè)計、調(diào)試、模擬仿真方法。二，整體設(shè)計（一）設(shè)計任務(wù)與要求：1.搶答器同時供4名選手或4個代表隊比賽，分別用4個按鈕S0 ~ S3表示。2.設(shè)置一個系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制。3.搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應(yīng)的編號，并在LED數(shù)碼管上顯示，同時揚聲器發(fā)出報警聲響提示。選手搶答實行優(yōu)先鎖存，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。4.參賽選手在設(shè)定的時間內(nèi)進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，并保持到主持人將系統(tǒng)清除為止。5.如果定時時間已到，無人搶答，本次搶答無效。（二）設(shè)計原理與參考電路搶答器的組成框圖搶答器的一般組成框圖如下圖所示。它主要由開關(guān)陣列電路、觸發(fā)鎖存電路、解鎖電路、編碼電路和顯示電路等幾部分組成。
上傳時間： 2021-11-06
上傳用戶：
電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)電阻和電容器優(yōu)先係數(shù)
標簽： 電阻
上傳時間： 2021-12-12
上傳用戶：
一、 尺寸：長63mmX寬48mmX高16mm 二、 主要芯片：FR1205(NMOS) 三、 輸入控制電壓：直流5V 輸出控制電壓12V~55V，電流為44A 四、串口下載程序 五、 特點： 1、輸入控制電源與被控電源隔離 2、具有四路輸出信號指示。 3、具有四路光耦隔離 4、四路輸入信號低電平有效時有效 5、輸入使用排針可方便與單片機設(shè)備相連 6、輸出使用接線端子可方便接被控設(shè)備供電電源 7、輸出可控制5—55V直流電源
標簽： 場效應(yīng)管 使用說明 模塊
上傳時間： 2013-10-09
上傳用戶：zhf01y
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
