軟件無線電(SDR,Software Defined Radio)由于具備傳統無線電技術無可比擬的優越性,已成為業界公認的現代無線電通信技術的發展方向。理想的軟件無線電系統強調體系結構的開放性和可編程性,減少靈活性著的硬件電路,把數字化處理(ADC和DAC)盡可能靠近天線,通過軟件的更新改變硬件的配置、結構和功能。目前,直接對射頻(RF)進行采樣的技術尚未實現普及的產品化,而用數字變頻器在中頻進行數字化是普遍采用的方法,其主要思想是,數字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘,再經插值或抽取濾波,其結果是,輸入信號頻譜搬移到所需頻帶,數據速率也相應改變,以供后續模塊做進一步處理。數字變頻器在發射設備和接收設備中分別稱為數字上變頻器(DUC,Digital Upper Converter)和數字下變頻器(DDC,Digital Down Converter),它們是軟件無線電通信設備的關鍵部什。大規模可編程邏輯器件的應用為現代通信系統的設計帶來極大的靈活性。基于FPGA的數字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數字下變頻器(DDC),然而將它與數字上變頻器(DUC)完全割裂后進行研究顯然是不妥的,因此,本文對數字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數控振蕩器(NCO),介紹了兩種實現方法,即基于查找表和基于CORDIC算法的實現。對CORDIc算法作了重點介紹,給出了傳統算法和改進算法,并對基于傳統CORDIC算法的NCO的FPGA實現進行了EDA仿真。 第三章介紹了變速率采樣技術,重點介紹了軟件無線電中廣泛采用的級聯積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補償法,對前者進行了基于Matlab的理論仿真和FPGA實現的EDA仿真,后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band,HB)濾波器,對基于分布式算法的半帶濾波器的FPGA實現進行了EDA仿真,最后簡要介紹了FIR的多相結構。 第五章對數字下變頻器系統進行了噪聲綜合分析,給出了一個噪聲模型。 第六章介紹了數字下變頻器在短波電臺中頻數字化應用中的一個實例,給出了測試結果,重點介紹了下變頻器的:FPGA實現,其對應的VHDL程序收錄在本文最后的附錄中,希望對從事該領域設計的技術人員具有一定參考價值。
上傳時間: 2013-06-30
上傳用戶:huannan88
隨著科學技術的發展,指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統,其設計要求具有很高的實時性和易用性,因此識別算法應該具有較低的復雜度,較快的運算速度,從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺,使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera.公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入到FPGA內部,與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上,以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎,提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究,合理的改進了部分指紋識別算法;同時為了提高系統的實時性,采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面: 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述,同時改進了指紋圖像的細化算法,提高了算法的性能,并設計了一套實用的指紋特征數據結構; 2、針對指紋圖像預處理模塊,包括圖像的歸一化、頻率提取、方向提取以及方向濾波,采用基于FPGA的硬件電路的方式實現。實驗結果表明,在保證系統誤識率較低、可靠性高的基礎上,大大提高了系統的執行速度; 3、改變了傳統的單枚指紋識別方法,提出采用多枚指紋唯一標識身份,大大降低了識別系統的誤識率; 4、改進了傳統的基于三角形匹配中獲取基準點的方法,同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術,開發了后臺指紋特征匹配服務系統,實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明,本文所提出的系統構架方案有效可行,基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢,擁有廣闊的發展前景。
上傳時間: 2013-08-04
上傳用戶:laozhanshi111
H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準,在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下,H.264/AVC比H.263和MPEG-4節約了50%的碼率。但H.264獲得優越性能的代價是計算復雜度的增加,據估計其編碼的計算復雜度大約為H.263的3倍,因此很難應用于實時視頻處理領域。針對這一現狀,業內做了大量的研究工作,力圖降低其計算復雜度和提高運行效率。比如在運動估計方面,國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上,分析了H.264幀內編碼, 幀間編碼及變換,量化技術的原理及特點,提出了一種基于局部邊緣方向信息的快速幀內模式判決算法,通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息,累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖,以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究:按順序對不同類型進行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數量的同時,結合小塊模式搜索中途停止準則來確定最優模式。仿真表明:改進算法相對與原來算法能夠節省很多的編碼時間(平均下降了49.3%),但帶來的圖像質星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時在整數DCT變換模塊中,提出了一種快速蝶形算法,使得對4×4點數據做一次變換,只需通過8×8次加法和2×8次移位運算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程,并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低,周期短,設計方法靈活等優點,具有廣闊的市場應用前景。 仿真表明,通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺上實現實時編碼。
上傳時間: 2013-07-18
上傳用戶:zukfu
目前電力系統正朝著設備數字化和網絡互聯化的方向發展,電力系統的行為也將會越來越復雜。作為電網故障分析必不可少的故障錄波器,電網的日趨復雜化對其性能提出了更高的要求。FPGA技術和嵌入式系統的發展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術的高性能分布式輸電線路故障錄波器的實現方案,簡要分析了其軟硬件結構和功能;接著針對故障錄波裝置中數據采集的高精度、高速度問題,提出了基于FPGA和AD7656的數據采集單元的設計方案;針對大容量故障數據的存儲問題,設計了在內嵌PowerPC微處理器的FPGA上實現SDRAM控制器的方案,并運用modelsim6.0仿真工具對設計的SDRAM控制器進行了仿真;研究了在內嵌PowerPC微處理器上構建嵌入式系統的問題;最后討論了行波測距算法在輸電線路故障錄波器中應用的相關問題。
上傳時間: 2013-07-17
上傳用戶:asddsd
如今電力電子電路的控制旨在實現高頻開關的計算機控制,并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經濟、高速度、低功耗等優勢,又具有全集成化、適用性強,便于開發和維護(升級)等顯著優點。與單片機和DSP相比,FPGA的頻率更高、速度更快,這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此,在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化變頻調速控制系統的設計方案。該系統能產生三相六路正弦脈寬調制(SPWM)波形;調制頻率范圍為0~4KHZ,分7級控制;16位的速度控制分辨率;載波頻率分8級控制,最高可達24KHZ;系統接口兼容Intel系列和Motorola系列單片機;該系統控制簡單、精確,易修改,可現場編程;同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點,可應用于PWM變頻調速系統的全數字化控制。文中對方案的實現進行了詳細的論述,主要包括系統設計的理論分析,系統結構設計及在FPGA硬件上的實現,最終驗證了該控制系統的可行性和有效性。 數字化設計是本系統的特點,系統最終生成的三相SPWM脈沖是基于三相正弦調制波和三角載波比較得到的。設計時,充分結合FPGA器件的結構特點,利用一種改進結構的數字控制振蕩器(NCO)來產生正弦波樣本,在一定程度上解決了傳統NCO產生正弦波的精度和頻率相互制約的問題;把分時復用數字通信原理結合到系統的設計中,設計出分時運算電路,使得系統在同步時鐘下,生成三相正弦調制波而不影響系統的速度,同三角載波邏輯比較后,最終得到三相SPWM脈沖序列。
上傳時間: 2013-07-05
上傳用戶:duoshen1989
圖像縮放在圖像處理領域中,發揮著重要作用。圖像的分辨率調整和格式變換,都需要用到圖像縮放技術。隨著多媒體技術和大規模集成電路的發展,利用硬件實現視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現。傳統的插值算法由于實現原理的局限性,在縮放時容易引起邊緣鋸齒或細節模糊現象。針對傳統插值算法的這個不足,出現了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數插值,無法真正做到基于邊緣的無級縮放。 為了實現基于邊緣改進的無級縮放,本文做了如下五個方面的研究工作: 1.系統回顧了圖像縮放技術,包括傳統圖像縮放技術和多邊緣檢測插值,分析了這些圖像縮放技術的優缺點。 2.重點研究了新興的方向多項式插值算法,該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法),該算法針對硬件實現,做了兩個方面改進:提出EDV算法,簡化邊緣方向的確定;提出Cubic6逼近插值算法(A-Cubic6算法),改善平坦區域縮放效果。其中的EDV算法通過加減、比較模塊,完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算,大大簡化了硬件實現,降低了硬件實現成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現,而且明顯改善了非邊緣區域的縮放效果。 4.研究縮放算法與圖像質量的評價方法。比較、分析各算法的軟件仿真結果,得出結論:本文提出的IOPI算法在平坦區域和邊緣區域都具有比其它算法更突出的效果。 5.結合實時視頻處理要求,研究了IOPI算法的FPGA實現。已完成最近鄰域插值和A-Cubic6算法的FPGA實現,可以在硬件平臺上穩定工作。
上傳時間: 2013-06-05
上傳用戶:2728460838
本文概述了 H.264 視頻壓縮編碼標準的主要特性,簡要介紹了當前H.264 的幾種開源軟件。詳細分析了其中 X264 參考程序的具體結構,并針對TMS320DM642 平臺建議了可能的優化方向。
上傳時間: 2013-07-05
上傳用戶:米卡
發光二極體(Light Emitting Diode, LED)為半導體發光之固態光源。它成為具省電、輕巧、壽命長、環保(不含汞)等優點之新世代照明光源。目前LED已開始應用於液晶顯示
上傳時間: 2013-04-24
上傳用戶:王慶才
伴隨高速DSP技術的廣泛應用,實時快速可靠地進行數字信號處理成為用戶追求的目標。同時,由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件,它的最大優點在于:設計任何幅頻特性時,可以具有嚴格的線性相位,這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件,它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器,在加上VHDL語言靈活的描述方法以及與硬件無關的特點,使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究,并設計了一個16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數字濾波器的基本理論為依據,使用分布式算法作為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想,將整個濾波器劃分為多個模塊,利用VHDL語言的描述方法進行了各個功能模塊的設計,最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例,用MAX+PLUSII軟件進行了仿真,并用MATLAB對仿真結果進行了分析,證明所設計的FIR數字濾波器功能正確。 仿真結果表明,本論文所設計的FIR濾波器硬件規模較小,采樣率達到了17.73MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。
上傳時間: 2013-04-24
上傳用戶:zdluffy
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展,數字系統功能越來越強大,對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點,提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象,首先在matlab上編寫了LMS去噪自適應濾波器的點M文件,改變自適應參數,進行了一系列的仿真,對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究,得出了最佳自適應參數,即迭代步長μ=0.0057,濾波器階數m=8,為硬件實現提供了參考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型,結合多種EDA工具,在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器,其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多,是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多,開發效率和器件性能都得到了大大地提高,這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后,采用異步FIFO技術,設計了高速采樣自適應濾波系統,完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制,在QuartusⅡ上進行了仿真,給出了系統硬件實現的原理框圖,并將采樣濾波控制器與異步FIF0集成到同一芯片上,既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間: 2013-06-01
上傳用戶:ynwbosss