亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

方向角

  • 軟件無線電中數(shù)字下變頻技術(shù)研究及FPGA實現(xiàn).rar

    軟件無線電(SDR,Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性,已成為業(yè)界公認的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結(jié)構(gòu)的開放性和可編程性,減少靈活性著的硬件電路,把數(shù)字化處理(ADC和DAC)盡可能靠近天線,通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前,直接對射頻(RF)進行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化,而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法,其主要思想是,數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘,再經(jīng)插值或抽取濾波,其結(jié)果是,輸入信號頻譜搬移到所需頻帶,數(shù)據(jù)速率也相應改變,以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設備和接收設備中分別稱為數(shù)字上變頻器(DUC,Digital Upper Converter)和數(shù)字下變頻器(DDC,Digital Down Converter),它們是軟件無線電通信設備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應用為現(xiàn)代通信系統(tǒng)的設計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數(shù)字下變頻器(DDC),然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的,因此,本文對數(shù)字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO),介紹了兩種實現(xiàn)方法,即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹,給出了傳統(tǒng)算法和改進算法,并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。 第三章介紹了變速率采樣技術(shù),重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補償法,對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真,后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band,HB)濾波器,對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真,最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析,給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應用中的一個實例,給出了測試結(jié)果,重點介紹了下變頻器的:FPGA實現(xiàn),其對應的VHDL程序收錄在本文最后的附錄中,希望對從事該領域設計的技術(shù)人員具有一定參考價值。

    標簽: FPGA 軟件無線電 數(shù)字下變頻

    上傳時間: 2013-06-30

    上傳用戶:huannan88

  • 基于FPGA嵌入式指紋識別系統(tǒng)研究.rar

    隨著科學技術(shù)的發(fā)展,指紋識別技術(shù)被廣泛應用到各種不同的領域。對于一般的指紋識別系統(tǒng),其設計要求具有很高的實時性和易用性,因此識別算法應該具有較低的復雜度,較快的運算速度,從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺,使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領域中最熱門的概念。NiosⅡ是Altera.公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核,可以將它嵌入到FPGA內(nèi)部,與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應用情況的基礎上,以網(wǎng)絡技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎,提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識別技術(shù)中各個環(huán)節(jié)的算法和原理進行了深入研究,合理的改進了部分指紋識別算法;同時為了提高系統(tǒng)的實時性,采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面: 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述,同時改進了指紋圖像的細化算法,提高了算法的性能,并設計了一套實用的指紋特征數(shù)據(jù)結(jié)構(gòu); 2、針對指紋圖像預處理模塊,包括圖像的歸一化、頻率提取、方向提取以及方向濾波,采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結(jié)果表明,在保證系統(tǒng)誤識率較低、可靠性高的基礎上,大大提高了系統(tǒng)的執(zhí)行速度; 3、改變了傳統(tǒng)的單枚指紋識別方法,提出采用多枚指紋唯一標識身份,大大降低了識別系統(tǒng)的誤識率; 4、改進了傳統(tǒng)的基于三角形匹配中獲取基準點的方法,同時結(jié)合可變界限盒思想進行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡技術(shù),開發(fā)了后臺指紋特征匹配服務系統(tǒng),實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結(jié)果表明,本文所提出的系統(tǒng)構(gòu)架方案有效可行,基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴展性等方面具有獨特的優(yōu)勢,擁有廣闊的發(fā)展前景。

    標簽: FPGA 嵌入式 指紋識別

    上傳時間: 2013-08-04

    上傳用戶:laozhanshi111

  • 基于H.264編解碼的算法優(yōu)化研究及FPGA的硬件實現(xiàn).rar

    H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術(shù)標準,在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質(zhì)量前提下,H.264/AVC比H.263和MPEG-4節(jié)約了50%的碼率。但H.264獲得優(yōu)越性能的代價是計算復雜度的增加,據(jù)估計其編碼的計算復雜度大約為H.263的3倍,因此很難應用于實時視頻處理領域。針對這一現(xiàn)狀,業(yè)內(nèi)做了大量的研究工作,力圖降低其計算復雜度和提高運行效率。比如在運動估計方面,國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上,分析了H.264幀內(nèi)編碼, 幀間編碼及變換,量化技術(shù)的原理及特點,提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法,通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當前塊的邊緣信息,累加當前塊中屬于同一方向像素點的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖,以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度,在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明:Foreman 圖像序列編碼性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預測模式選擇算法方面進行了改進研究:按順序?qū)Σ煌愋瓦M行判決,有選擇地去比較可能模式,使得在有效減少需判決的模式數(shù)量的同時,結(jié)合小塊模式搜索中途停止準則來確定最優(yōu)模式。仿真表明:改進算法相對與原來算法能夠節(jié)省很多的編碼時間(平均下降了49.3%),但帶來的圖像質(zhì)星的下降(平均下降0.08dB,可以忽略)和碼率較少的增加。 同時在整數(shù)DCT變換模塊中,提出了一種快速蝶形算法,使得對4×4點數(shù)據(jù)做一次變換,只需通過8×8次加法和2×8次移位運算便可完成,與原來12×8次加法和4×8次移位相比,新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程,并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設計具備了成本低,周期短,設計方法靈活等優(yōu)點,具有廣闊的市場應用前景。 仿真表明,通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高,使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。

    標簽: FPGA 264 編解碼

    上傳時間: 2013-07-18

    上傳用戶:zukfu

  • 基于FPGA的串行通信實現(xiàn)與CRC校驗.rar

    目前電力系統(tǒng)正朝著設備數(shù)字化和網(wǎng)絡互聯(lián)化的方向發(fā)展,電力系統(tǒng)的行為也將會越來越復雜。作為電網(wǎng)故障分析必不可少的故障錄波器,電網(wǎng)的日趨復雜化對其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實現(xiàn)方案,簡要分析了其軟硬件結(jié)構(gòu)和功能;接著針對故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題,提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設計方案;針對大容量故障數(shù)據(jù)的存儲問題,設計了在內(nèi)嵌PowerPC微處理器的FPGA上實現(xiàn)SDRAM控制器的方案,并運用modelsim6.0仿真工具對設計的SDRAM控制器進行了仿真;研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題;最后討論了行波測距算法在輸電線路故障錄波器中應用的相關(guān)問題。

    標簽: FPGA CRC 串行

    上傳時間: 2013-07-17

    上傳用戶:asddsd

  • 基于FPGA的變頻調(diào)速控制系統(tǒng)設計與實現(xiàn).rar

    如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制,并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢,又具有全集成化、適用性強,便于開發(fā)和維護(升級)等顯著優(yōu)點。與單片機和DSP相比,F(xiàn)PGA的頻率更高、速度更快,這些特點順應了電力電子電路的日趨高頻化和復雜化發(fā)展的需要。因此,在越來越多的領域中FPGA得到了日益廣泛的發(fā)展和應用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設計方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制(SPWM)波形;調(diào)制頻率范圍為0~4KHZ,分7級控制;16位的速度控制分辨率;載波頻率分8級控制,最高可達24KHZ;系統(tǒng)接口兼容Intel系列和Motorola系列單片機;該系統(tǒng)控制簡單、精確,易修改,可現(xiàn)場編程;同時具有脈沖延時小、最小脈沖刪除、過壓和過流保護功能等特點,可應用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對方案的實現(xiàn)進行了詳細的論述,主要包括系統(tǒng)設計的理論分析,系統(tǒng)結(jié)構(gòu)設計及在FPGA硬件上的實現(xiàn),最終驗證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設計是本系統(tǒng)的特點,系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設計時,充分結(jié)合FPGA器件的結(jié)構(gòu)特點,利用一種改進結(jié)構(gòu)的數(shù)字控制振蕩器(NCO)來產(chǎn)生正弦波樣本,在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問題;把分時復用數(shù)字通信原理結(jié)合到系統(tǒng)的設計中,設計出分時運算電路,使得系統(tǒng)在同步時鐘下,生成三相正弦調(diào)制波而不影響系統(tǒng)的速度,同三角載波邏輯比較后,最終得到三相SPWM脈沖序列。

    標簽: FPGA 變頻調(diào)速控制 系統(tǒng)設計

    上傳時間: 2013-07-05

    上傳用戶:duoshen1989

  • 圖像縮放算法研究及其FPGA實現(xiàn).rar

    圖像縮放在圖像處理領域中,發(fā)揮著重要作用。圖像的分辨率調(diào)整和格式變換,都需要用到圖像縮放技術(shù)。隨著多媒體技術(shù)和大規(guī)模集成電路的發(fā)展,利用硬件實現(xiàn)視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現(xiàn)。傳統(tǒng)的插值算法由于實現(xiàn)原理的局限性,在縮放時容易引起邊緣鋸齒或細節(jié)模糊現(xiàn)象。針對傳統(tǒng)插值算法的這個不足,出現(xiàn)了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數(shù)插值,無法真正做到基于邊緣的無級縮放。 為了實現(xiàn)基于邊緣改進的無級縮放,本文做了如下五個方面的研究工作: 1.系統(tǒng)回顧了圖像縮放技術(shù),包括傳統(tǒng)圖像縮放技術(shù)和多邊緣檢測插值,分析了這些圖像縮放技術(shù)的優(yōu)缺點。 2.重點研究了新興的方向多項式插值算法,該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法),該算法針對硬件實現(xiàn),做了兩個方面改進:提出EDV算法,簡化邊緣方向的確定;提出Cubic6逼近插值算法(A-Cubic6算法),改善平坦區(qū)域縮放效果。其中的EDV算法通過加減、比較模塊,完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算,大大簡化了硬件實現(xiàn),降低了硬件實現(xiàn)成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現(xiàn),而且明顯改善了非邊緣區(qū)域的縮放效果。 4.研究縮放算法與圖像質(zhì)量的評價方法。比較、分析各算法的軟件仿真結(jié)果,得出結(jié)論:本文提出的IOPI算法在平坦區(qū)域和邊緣區(qū)域都具有比其它算法更突出的效果。 5.結(jié)合實時視頻處理要求,研究了IOPI算法的FPGA實現(xiàn)。已完成最近鄰域插值和A-Cubic6算法的FPGA實現(xiàn),可以在硬件平臺上穩(wěn)定工作。

    標簽: FPGA 圖像 算法研究

    上傳時間: 2013-06-05

    上傳用戶:2728460838

  • 基于DM642的X264開源代碼實現(xiàn)的研究

    本文概述了 H.264 視頻壓縮編碼標準的主要特性,簡要介紹了當前H.264 的幾種開源軟件。詳細分析了其中 X264 參考程序的具體結(jié)構(gòu),并針對TMS320DM642 平臺建議了可能的優(yōu)化方向。

    標簽: X264 642 DM 開源

    上傳時間: 2013-07-05

    上傳用戶:米卡

  • 應用VHDL基于FPGA設計FIR濾波器

    伴隨高速DSP技術(shù)的廣泛應用,實時快速可靠地進行數(shù)字信號處理成為用戶追求的目標。同時,由于可編程器件在速度和集成度方面的飛速提高,使得利用硬件實現(xiàn)數(shù)字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件,它的最大優(yōu)點在于:設計任何幅頻特性時,可以具有嚴格的線性相位,這一點對數(shù)字信號的實時處理非常關(guān)鍵。 FPGA是常用的可編程器件,它所具有的查找表結(jié)構(gòu)非常適用于實現(xiàn)實時快速可靠的FIR濾波器,在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點,使得使用VHDL語言基于FPGA芯片實現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究,并設計了一個16階的FIR低通濾波器。所做的主要工作為: 1.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法作為濾波器的硬件實現(xiàn)算法,并對其進行了詳細的討論。針對分布式算法中查找表規(guī)模過大的缺點,采用多塊查找表的方式減小硬件規(guī)模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想,將整個濾波器劃分為多個模塊,利用VHDL語言的描述方法進行了各個功能模塊的設計,最終完成了FIR數(shù)字濾波器的系統(tǒng)設計。 3.采用FLEX10K系列器件實現(xiàn)一個16階的FIR低通濾波器的設計實例,用MAX+PLUSII軟件進行了仿真,并用MATLAB對仿真結(jié)果進行了分析,證明所設計的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明,本論文所設計的FIR濾波器硬件規(guī)模較小,采樣率達到了17.73MHz。同時只要將查找表進行相應的改動,就能分別實現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設計的靈活性。

    標簽: VHDL FPGA FIR 濾波器

    上傳時間: 2013-04-24

    上傳用戶:zdluffy

  • 基于FPGA的高速采樣自適應濾波系統(tǒng)的研究

    自適應濾波器的硬件實現(xiàn)一直是自適應信號處理領域研究的熱點。隨著電子技術(shù)的發(fā)展,數(shù)字系統(tǒng)功能越來越強大,對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現(xiàn)的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應濾波器開發(fā)效率低的缺點,提出了一種基于DSP Builder系統(tǒng)建模的設計方法。以隨機2FSK信號作為研究對象,首先在matlab上編寫了LMS去噪自適應濾波器的點M文件,改變自適應參數(shù),進行了一系列的仿真,對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究,得出了最佳自適應參數(shù),即迭代步長μ=0.0057,濾波器階數(shù)m=8,為硬件實現(xiàn)提供了參考。 然后,利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型,結(jié)合多種EDA工具,在EPFlOKl00EQC208-1器件上設計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應濾波器,其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數(shù)據(jù)處理速度7倍多,是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多,開發(fā)效率和器件性能都得到了大大地提高,這種全新的設計理念與設計方法是EDA技術(shù)的前沿與發(fā)展方向。 最后,采用異步FIFO技術(shù),設計了高速采樣自適應濾波系統(tǒng),完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制,在QuartusⅡ上進行了仿真,給出了系統(tǒng)硬件實現(xiàn)的原理框圖,并將采樣濾波控制器與異步FIF0集成到同一芯片上,既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。

    標簽: FPGA 高速采樣 自適應濾波

    上傳時間: 2013-06-01

    上傳用戶:ynwbosss

  • FPGA在電機控制器中的應用研究

    隨著國民經(jīng)濟的飛速發(fā)展,傳統(tǒng)的電機已無法滿足當前工程的要求,其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉(zhuǎn)矩等進行精確的控制,并能實現(xiàn)快速加速、減速、反轉(zhuǎn)以及準確停止等,使被驅(qū)動的機械運動符合于集的要求。在集成電路、現(xiàn)代電子技術(shù)及控制理論飛速發(fā)展的今天,電機控制技術(shù)也得到了飛快的發(fā)展,電機控制器也由模擬分立元件構(gòu)成的電路向數(shù)模混合、全數(shù)字方向發(fā)展。本論文主要研究了FPGA芯片在電機控制器中的應用。 論文首先對無刷直流電機系統(tǒng)進行了綜合性論述。對系統(tǒng)的組成、及系統(tǒng)中主要部分:如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明;并且提出了與本研究相關(guān)的控制機理和實施方案。 其次,論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述;同時對超高速集成電路硬件描述語言(VHDL)的特點和應用進行了研究;并提出了應用FPGA芯片對電機速度進行控制的系統(tǒng)構(gòu)成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述,利用ALTERA公司的FPGA芯片完成了電機控制器的設計、制造和調(diào)試,并在此基礎上分析研究了利用此控制器對無刷直流電機進行調(diào)速控制的方法;兩種控制器共同工作,組合方便、功能強大,適合在高精度、高效、寬變速控制的應用場合下,可對電機實現(xiàn)精度更高、策略更復雜的控制。 論文最后還對在具體產(chǎn)品中的應用效果及行了簡單分析。

    標簽: FPGA 電機控制器 中的應用

    上傳時間: 2013-08-04

    上傳用戶:小鵬

主站蜘蛛池模板: 韶关市| 乾安县| 迁西县| 滦平县| 肇州县| 江津市| 团风县| 阿鲁科尔沁旗| 张家界市| 合水县| 淮南市| 壤塘县| 张掖市| 筠连县| 元氏县| 西华县| 萨嘎县| 云浮市| 中山市| 巴塘县| 陵水| 达拉特旗| 工布江达县| 永康市| 万源市| 南昌市| 同德县| 安溪县| 南和县| 兖州市| 泰安市| 洛隆县| 乌鲁木齐市| 绿春县| 金华市| 江源县| 满洲里市| 元谋县| 昌吉市| 宣恩县| 阿荣旗|