日韩成人午夜精品,色综合激情五月,日本三级亚洲精品

施密特觸發(fā)器

電磁阻尼器力矩特性的仿真研究.rar

本文研究的電磁阻尼器是一種特殊結構的空心杯發電機，它主要用于對能量的吸收和耗散，達到減振消能的目的，是具有很高單位耗能的能量吸收元件。電磁阻尼器的應用十分廣泛，已涉及航天、航空、電力等諸多領域，有著廣闊的市場前景。采用電磁場分析軟件建立了電磁阻尼器的仿真模型，仿真分析了電磁阻尼器阻尼力矩與定子、轉子結構參數的關系。介紹了常規空心杯電機與電磁阻尼器的結構、發展和應用，基于Ansoft公司的電磁場分析軟件Maxwell 2D學生版軟件建立了電磁阻尼器靜磁場的二維仿真模型，分別對不同充磁方向、極弧系數、磁極對數的氣隙磁密分布進行了靜態仿真分析，得出了相應結論。在此基礎上，運用Infolytica公司的電磁場分析軟件MagNet對電磁阻尼器的二維穩態磁場進行了仿真，研究了如下內容： (1)定子磁路結構中的磁鋼材料、磁鋼充磁方向、定子磁極對數的改變對力矩特性的影響； (2) 轉子結構參數中的轉子長度、轉子材料、轉子厚度、轉子平均直徑、轉子轉向的改變對力矩特性的影響。根據所得的阻尼力矩仿真數據，基于Excel軟件的曲線擬合和Matlab軟件對擬合曲線進行的數值分析，求得了力矩特性斜率與上述參數的關系式。此關系式為探索電磁阻尼器的工程設計方法提供了一定理論依據，具有重要的工程應用價值。最后，將仿真計算得到的阻尼力矩值與實驗測得的阻尼力矩值進行了對比，分析了誤差產生的原因。

標簽： 電磁力矩仿真研究

上傳時間： 2013-04-24

上傳用戶：元宵漢堡包
三磁道磁卡讀存器的設計.rar

該系統是一款磁卡閱讀存儲器，根據用戶要求解決了普通閱讀器只能實時連接計算機，不能單獨使用的問題。而且針對作為特殊用途的磁卡，要求三道磁道都記錄數據，并且第三磁道記錄格式與標準規定的記錄格式不同時，系統配套的應用程序對其做了正確譯碼、顯示。 @@ 整個系統包括單片機控制的閱讀存儲器硬件部分，和配套使用的計算機界面應用程序軟件部分。其中硬件電路包括磁條譯碼芯片、外部存儲器芯片、串口電平轉換芯片等等，所有的工作過程都是由單片機控制。我們這里選用紫外線擦除的87C52單片機，電路使用的集成電路芯片都是采用SMT封裝器件，極大縮小了讀存器的體積，使用簡單，攜帶方便。 @@ 磁條譯碼芯片采用的是中青科技有限公司出品的M3-230.LQ F/2F解碼器集成電路。該IC實現了磁信號到電信號的轉換。外部存儲器則是使用的8K Bytes的24LC65集成芯片，擴展8片，總容量達到8×8K。 @@ MAXIM公司出品的MAX232實現了單片機TTL電平到RS232接口電平的轉換，從而與計算機串口實現硬件連接。 @@ 計算機界面顯示程序采用當今使用最廣的面向對象編程語言Visual Basic 6.0版本(以后簡稱VB)，并且使用VB帶有的串口通信控件MScomm，通過設置其屬性，使其和下位機單片機協議保持一致，進而進行正確的串口通信。關于磁道上數據記錄的譯碼，則是通過對每條磁道上數據記錄進行多次實驗，認真分析，進而得到了各條磁道各自的編碼規則，按照其規則對其譯碼顯示。這部分程序也是通過VB編程語言實現的。另外，計算機應用程序部分還實現了對下位機讀存器的擦除控制。 @@關鍵詞：磁卡，閱讀存儲器，單片機，串口通信，track3數據譯碼

標簽： 磁道磁卡

上傳時間： 2013-08-05

上傳用戶：黃華強
高壓變頻器前側逆變晶閘管自供電驅動系統研究與設計.rar

隨著電力電子技術的發展，高壓換流設備在工業應用中日益廣泛。其核心元件晶閘管（SCR）的電壓與電流越來越高（已達到10KV/10KA以上），應用場合要求也越來越高。在國際上，晶閘管的光控技術發展日益成熟。根據對國內晶閘管技術發展前景和需求的展望，本文采用自供電驅動技術與光控技術相結合，研發光控自供電晶閘管驅動控制板，然后與晶閘管本體相結合即形成光控晶閘管工程化實現模型，其可作為光控晶閘管的替代技術。在工程應用中，光控晶閘管的典型應用場合為四象限高壓變頻器和國家大型直流輸變電系統等。隨著國家節能工程的實施，高壓變頻器的應用范圍越來越廣泛，已成為工業節能中的重要環節。高壓直流換流系統難度大，技術復雜，要求高，本論文研究的光控晶閘管替代技術只作為其儲備技術之一。本論文以電流源型高壓變頻器作為該光控晶閘管替代技術的應用背景重點闡述。電流源型高壓變頻器為了提高單機容量，通常是數個SCR串聯使用。隨著系統容量越來越大，裝置對高壓開關器件的要求也越來越高。如果一組串聯SCR中某一個SCR該導通時沒有導通，那么加在該組SCR上的電壓都將加到該SCR上形成過電壓，造成該器件的擊穿損壞，甚至于一組串聯SCR都被燒壞。為了克服上述問題，保證高壓變頻器中串聯晶閘管能夠安全可靠的工作，提高系統可靠性，有必要為晶閘管配備后備驅動系統。本文提出了給SCR驅動電路增設自供電驅動系統——SPDS （Self—Powered Drive System）的解決辦法。SPDS基本功能是通過高位取能電路利用RC緩沖電路中的能量為監測電路和后備觸發電路提供正常工作所需要的能量。它的優點是由于緩沖電路與晶閘管同電位，自供電驅動系統要求的電壓隔離水平可以從幾千伏降低到幾百伏，節省了高壓隔離變壓器，節省了成本和體積，提高了系統可靠性。國外對相關內容已經有了深入研究，并將其應用在高壓變頻器產品中。在國內，目前還沒有查到相關文獻。本文為基于晶閘管的電流源型高壓變頻器設計了一種高壓晶閘管自供電驅動系統，填補了國內空白，為自供電驅動系統的推廣應用和其他高壓開關器件自供電驅動系統的研制提供了參考。本文詳細介紹了串聯高壓晶閘管驅動系統的要求和RC緩沖電路的工作特點，進而提出了SPDS的工作原理和具體實現方式，闡述了SPDS各部分組成及其功能。SPDS的核心技術是取能回路和觸發方式的設計。本文在比較各種高壓取能方式和觸發方式優缺點的基礎上，選擇采用RC緩沖取能方式和光纖觸發方式。論文基于Multisim10仿真軟件，結合高壓晶閘管自供電驅動系統取能電路的原理，對高壓晶閘管自供電驅動系統的核心部分——SPDS取能電路進行了仿真。通過搭建帶SPDS取能電路的單相晶閘管仿真電路和電流源型高壓變頻器前側變流電路的仿真模型，詳細討論了影響RC取能回路正常工作的各種因素。同時，通過設定仿真電路的參數，分析了其工作狀況。根據得到的仿真波形圖，證明了高壓晶閘管自供電驅動系統可以達到有效觸發晶閘管導通的設計目標，具有可行性。為考察SPDS的實際工作性能，本文搭建了簡易的SPDS低壓硬件實驗平臺，為其高壓條件下的工程化應用打好了基礎。在論文的最后，對高壓晶閘管自供電驅動系統的發展方向進行了展望。關鍵詞：高壓變頻器；晶閘管驅動；自供電系統；高壓換流；光控晶閘管

標簽： 高壓變頻器逆變晶閘管

上傳時間： 2013-05-26

上傳用戶：riiqg1989
基于DSP的中壓變頻器控制軟件的設計.rar

本論文針對6kV/400kW三相異步電動機的中壓變頻器試驗裝置，從分析目前中壓變頻器常用的主回路拓撲入手，詳細闡述并分析了本文研究的單元串聯型中壓變頻器控制系統。本文首先從理論上分析了多單元串聯型中壓變頻器脈寬控制原理。然后，把一種高性能的V/f控制方案引入中壓變頻器控制系統。通過矢量補償定子壓降，進行轉差補償和對電機電流進行限制控制，實現了具有很好的低頻性能并具有防“跳閘”等功能的V/f控制方案。同時，本文將Siemens公司通用變頻器的時隙、連接紙的概念運用到中壓變頻器控制領域。增加了系統的可變性，自由性和方便性。設計了具有系統組態功能的模塊化軟件，其中著重對控制軟件中的幾個重要功能進行了分析討論。這些重要功能模塊有：控制字和狀態字、順序控制、V/f曲線、給定積分器、基于電壓補償的輸出自動穩壓算法、通訊功能等。中壓變頻器在實驗室設計為6kV/22kW試驗系統，實際設計為6kV/400kW的變頻系統裝置。本文給出了實驗室調試結果及分析。實驗結果表明，該中壓變頻器能夠安全、穩定地運行。

標簽： DSP 中壓變頻器控制軟件

上傳時間： 2013-04-24

上傳用戶：mingaili888
基于FPGA的卷積編碼和維特比譯碼的研究與實現.rar

在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

標簽： FPGA 卷積編碼

上傳時間： 2013-04-24

上傳用戶：tedo811
卷積碼在CDMA2000中的應用及其譯碼器FPGA實現

數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。

標簽： CDMA 2000 FPGA 卷積碼

上傳時間： 2013-06-24

上傳用戶：lingduhanya
24位AD轉換器LTC2400及其應用

LTC2400是凌特公司生產的一種微功耗、高精度24位A/D轉換器,該芯片內部集成有振蕩器,工作電壓 2.7-5.5V,積分線性誤差為4ppm,RMS噪聲為0.3ppm,供電電流僅為200A,

標簽： 2400 LTC 24位 AD轉換器

上傳時間： 2013-07-07

上傳用戶：dgann
基于FPGA的卷積編碼和維特比譯碼

在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：zhenyushaw
卷積編碼和維特比譯碼的FPGA實現

由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：mingaili888
電位計訊號轉換器

電位計訊號轉換器 AT-PM1-P1-DN-ADL 1．產品說明 AT系列轉換器/分配器主要設計使用于一般訊號迴路中之轉換與隔離；如 4~20mA、0~10V、熱電偶(Type K, J, E, T)、熱電阻(Rtd-Pt100Ω)、荷重元、電位計(三線式)、電阻(二線式)及交流電壓/電流等訊號，機種齊全。此款薄型設計的轉換器/分配器，除了能提供兩組訊號輸出（輸出間隔離）或24V激發電源供傳送器使用外，切換式電源亦提供了安裝的便利性。上方并設計了電源、輸入及輸出指示燈及可插拔式接線端子方便現場施工及工作狀態檢視。 2.產品特點可選擇帶指撥開關切換，六種常規輸出信號0-5V/0~10V/1~5V/2~10V/4~20mA/ 0~20mA 可自行切換。雙回路輸出完全隔離，可選擇不同信號。設計了電源、輸入及輸出LED指示燈，方便現場工作狀態檢視。規格選擇表中可指定選購0.1%精度 17.55mm薄型35mm導軌安裝。依據CE國際標準規范設計。 3.技術規格用途：信號轉換及隔離過載輸入能力：電流：10×額定10秒第二組輸出：可選擇輸入范圍：P1：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ P2：0 Ω ~ 2.0 KΩ / ~ 100.0 KΩ 精確度: ≦±0.2% of F.S. ≦±0.1% of F.S. 偵測電壓：1.6V 輸入耗損: 交流電流:≤ 0.1VA; 交流電壓:≤ 0.15VA 反應時間: ≤ 250msec (10%~90% of FS) 輸出波紋: ≤ ±0.1% of F.S. 滿量程校正范圍:≤ ±10% of F.S.，2組輸出可個別調整零點校正范圍:≤ ±10% of F.S.，2組輸出可個別調整隔離:AC 2.0 KV 輸出1與輸出2之間隔離抗阻：DC 500V 100MΩ 工作電源: AC 85~265V/DC 100~300V, 50/60Hz 或 AC/DC 20~56V (選購規格) 消耗功率: DC 4W, AC 6.0VA 工作溫度: 0~60 ºC 工作濕度: 20~95% RH, 無結露溫度系數: ≤ 100PPM/ ºC (0~50 ºC) 儲存溫度: -10~70 ºC 保護等級: IP 42 振動測試: 1~800 Hz, 3.175 g2/Hz 外觀尺寸: 94.0mm x 94.0mm x 17.5mm 外殼材質: ABS防火材料，UL94V0 安裝軌道: 35mm DIN導軌 (EN50022) 重量: 250g 安全規范(LVD): IEC 61010 (Installation category 3) EMC: EN 55011:2002; EN 61326:2003 EMI: EN 55011:2002; EN 61326:2003 常用規格：AT-PM1-P1-DN-ADL 電位計訊號轉換器，一組輸出，輸入范圍：0 Ω ~ 50.0 Ω / ~ 2.0 KΩ，輸出一組輸出4-20mA，工作電源AC/DC20-56V

標簽： 電位計訊號轉換器

上傳時間： 2013-11-05

上傳用戶：feitian920