日本亚洲导航,欧美日韩国产限制,一区二区成人精品

無片外電容

采用Infinenon C166系列單片機的CAN系統解決方

在確定采用CAN總線作為系統的通訊標準后，如何選擇合適的處理器芯片就將成為很重要的問題，是采用內部帶有CAN控制器的單片機，還是采用SJA1000等片外CAN控制器，采用的芯片是否能滿足系弘的實時性要求。

標簽： Infinenon C166 CAN 單片機

上傳時間： 2013-10-26

上傳用戶：xiaohanhaowei
51程序庫 (各種常用程序)

;片內RAM初始化子程序 IBCLR :MOV A,R0 MOV R1,A CLR AIBC1 :MOV @R1,A INC R1 DJNZ R7,IBC1 RET ;片外RAM初始化子程序 EBCLR1 :MOV A,ADDPL MOV DPL,A MOV A,ADDPH MOV DPH,A CLR CEBC11 :MOVX @DPTR,A INC DPTR DJNZ R7,EBC11 RET ;片外RAM初始化子程序(雙字節個單元) EBCLR2 :MOV A,ADDPL MOV DPL,A MOV A,ADDPH MOV DPH,A MOV A,R7 JZ EBC21 INC R6EBC21 :CLR A MOVX @DPTR,A INC DPTR DJNZ R7,EBC21 DJNZ R6,EBC21 RET ;內部RAM數據復制程序;入口 :R0,R7;占用資源:A;堆棧需求:2字節;出口 :R1 IBMOV :MOV A,R0 ADD A,R7 MOV R0,A MOV A,R1 ADD A,R7 MOV R1,AIBM1 :DEC R0 DEC R1 MOV A,@R0 MOV @R1,A DJNZ R7,IBM1 RET ;外部RAM數據復制程序;入口 :ADDPH,ADDPL,R7;占用資源:ACC;堆棧需求:2字節;出口 :R0,R1 EBMOV1 :MOV A,ADDPL ADD A,R7 MOV DPL,A CLR A ADDC A,ADDPH MOV DPH,A MOV A,R7 ADD A,R1 XCH A,R0 ADDC A,#00H MOV P2,AEBM11 :DEC R0 CJNE R0,#0FFH,EBM12 DEC P2EBM12 :DEC DPL MOV A,DPL CJNE A,#0FFH,EBM13 DEC DPHEBM13 :MOVX A,@R0 MOVX @DPTR,A DJNZ R7,EBM11 RET ;外部RAM數據復制程序

標簽： 程序庫常用程序

上傳時間： 2013-10-30

上傳用戶：bs2005
微型計算機總線知識

計算機部件要具有通用性，適應不同系統與不同用戶的需求，設計必須模塊化。計算機部件產品(模塊)供應出現多元化。模塊之間的聯接關系要標準化，使模塊具有通用性。模塊設計必須基于一種大多數廠商認可的模塊聯接關系，即一種總線標準。總線的標準總線是一類信號線的集合是模塊間傳輸信息的公共通道，通過它，計算機各部件間可進行各種數據和命令的傳送。為使不同供應商的產品間能夠互換，給用戶更多的選擇，總線的技術規范要標準化。總線的標準制定要經周密考慮，要有嚴格的規定。總線標準（技術規范）包括以下幾部分：機械結構規范：模塊尺寸、總線插頭、總線接插件以及按裝尺寸均有統一規定。功能規范：總線每條信號線（引腳的名稱）、功能以及工作過程要有統一規定。電氣規范：總線每條信號線的有效電平、動態轉換時間、負載能力等。總線的發展情況S-100總線：產生于1975年，第一個標準化總線，為微計算機技術發展起到了推動作用。IBM-PC個人計算機采用總線結構（Industry Standard Architecture, ISA)并成為工業化的標準。先后出現8位ISA總線、16位ISA總線以及后來兼容廠商推出的EISA（Extended ISA)32位ISA總線。為了適應微處理器性能的提高及I/O模塊更高吞吐率的要求，出現了VL-Bus(VESA Local Bus)和PCI(Peripheral Component Interconnect,PCI）總線。適合小型化要求的PCMCIA(Personal Computer Memory Card International Association)總線，用于筆記本計算機的功能擴展。總線的指標計算機主機性能迅速提高,各功能模塊性能也要相應提高,這對總線性能提出更高的要求。總線主要技術指標有幾方面：總線寬度：一次操作可以傳輸的數據位數，如S100為8位，ISA為16位，EISA為32位，PCI-2可達64位。總線寬度不會超過微處理器外部數據總線的寬度。總數工作頻率：總線信號中有一個CLK時鐘，CLK越高每秒鐘傳輸的數據量越大。ISA、EISA為8MHz，PCI為33.3MHz, PCI-2可達達66.6MHz。單個數據傳輸周期：不同的傳輸方式，每個數據傳輸所用CLK周期數不同。ISA要2個，PCI用1個CLK周期。這決定總線最高數據傳輸率。5. 總線的分類與層次系統總線：是微處理器芯片對外引線信號的延伸或映射，是微處理器與片外存儲器及I/0接口傳輸信息的通路。系統總線信號按功能可分為三類：地址總線（Where）：指出數據的來源與去向。地址總線的位數決定了存儲空間的大小。系統總線：數據總線（What）提供模塊間傳輸數據的路徑，數據總線的位數決定微處理器結構的復雜度及總體性能。控制總線（When）：提供系統操作所必需的控制信號，對操作過程進行控制與定時。擴充總線：亦稱設備總線，用于系統I/O擴充。與系統總線工作頻率不同，經接口電路對系統總統信號緩沖、變換、隔離，進行不同層次的操作（ISA、EISA、MCA)局部總線：擴充總線不能滿足高性能設備（圖形、視頻、網絡）接口的要求，在系統總線與擴充總線之間插入一層總線。由于它經橋接器與系統總線直接相連，因此稱之為局部總線（PCI）。

標簽： 微型計算機總線

上傳時間： 2013-11-09

上傳用戶：nshark
8086總線操作、中斷系統及總線請求

8086總線操作：8086微處理器與片外存儲器或I/O接口進行數據傳輸時，經BIU執行8086規定的總線操作。總線周期的組成：8086的基本總線周期為4個時鐘周期，每個時鐘周期間隔稱為一個T狀態。8086的中斷系統：8086微處理器可處理256種中斷。8086對外部硬件中斷請求INTR的響應：當INTR有一高電平，即有可屏蔽中斷請求。若此時IF=1且當前指令執行完，進入中斷響應周期，處理過程如下：INTA#在兩個總線周期中分別發出有效信號，第二周期中8086讀到中斷類型碼保護現場：標志寄存器入棧，清除IF和TF標志位，保護斷點（下一條指令地址入棧）。8086總線請求：在一個系統中，若存在多個可控制總線的主模塊時，總線使用權的轉移存在著一個請求與響應的過程。

標簽： 8086 總線中斷系統操作

上傳時間： 2013-10-21

上傳用戶：皇族傳媒
單片機實用子程序(MCS-51庫)

MCS-51單片機實用子程序庫 ;片內RAM初始化子程序IBCLR: MOV A,R0MOV R1,ACLR AIBC1 : MOV @R1,AINC R1DJNZ R7,IBC1RET;片外RAM初始化子程序EBCLR1: MOV A,ADDPLMOV DPL,AMOV A,ADDPHMOV DPH,ACLR CEBC11: MOVX @DPTR,AINC DPTRDJNZ R7,EBC11RET;片外RAM初始化子程序(雙字節個單元)EBCLR2: MOV A,ADDPLMOV DPL,AMOV A,ADDPHMOV DPH,AMOV A,R7JZ EBC21INC R6EBC21: CLR AMOVX @DPTR,AINC DPTRDJNZ R7,EBC21DJNZ R6,EBC21RET;內部RAM數據復制程序;入口: R0,R7;占用資源: A;堆棧需求: 2字節

標簽： MCS 51 單片機實用程序

上傳時間： 2013-10-10

上傳用戶：18602424091
基于FPGA的實時視頻信號處理平臺的設計

提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

標簽： FPGA 實時視頻信號處理平臺

上傳時間： 2013-11-10

上傳用戶：sjb555
基于霍爾傳感器的高精度測速電路設計

設計寬范圍高精度測速電路；通過對三種常用轉速測量方法的分析比較，確定采用M法與M/T法相結合的方法測速，從理論上保證測速的寬范圍和高精度；電路設計中為了簡單，快速，準確的測速，兩種測速方法之間采用硬件切換電路完成，克服了軟件切換因工作量大而導致的實時控制變差的缺陷；采用片外計數器8253彌補了8051硬件資源短缺的不足，利用霍爾元件完成轉速到旋轉脈沖的轉換，實現了低成本，高性能。

標簽： 霍爾傳感器測速電路設計高精度

上傳時間： 2013-11-02

上傳用戶：leehom61
ARM Cortex-M3的過采樣技術

利用過采樣技術可在不需片外ADC器件的情況下,達到同樣的采樣效果。將Cortex-M3內核與過采樣技術相結合,不僅能夠降低成本,而且提升了系統的運行速率、可靠性與穩定性。

標簽： Cortex-M ARM 過采樣

上傳時間： 2013-11-12

上傳用戶：familiarsmile
H-JTAG調試軟件下載

ARM通訊　　H-JTAG 是一款簡單易用的的調試代理軟件，功能和流行的MULTI-ICE 類似。H-JTAG 包括兩個工具軟件：H-JTAG SERVER 和H-FLASHER。其中，H-JTAG SERVER 實現調試代理的功能，而H-FLASHER則實現了FLASH 燒寫的功能。H-JTAG 的基本結構如下圖1-1所示。　　H-JTAG支持所有基于ARM7 和ARM9的芯片的調試，并且支持大多數主流的ARM調試軟件，如ADS、RVDS、IAR 和KEIL。通過靈活的接口配置，H-JTAG 可以支持WIGGLER，SDT-JTAG 和用戶自定義的各種JTAG 調試小板。同時，附帶的H-FLASHER 燒寫軟件還支持常用片內片外FLASH 的燒寫。使用H-JTAG，用戶能夠方便的搭建一個簡單易用的ARM 調試開發平臺。H-JTAG 的功能和特定總結如下： 1. 支持 RDI 1.5.0 以及 1.5.1； 2. 支持所有ARM7 以及 ARM9 芯片； 3. 支持 THUMB 以及ARM 指令； 4. 支持 LITTLE-ENDIAN 以及 BIG-ENDIAN； 5. 支持 SEMIHOSTING； 6. 支持 WIGGLER， SDT-JTAG和用戶自定義JTAG調試板； 7. 支持 WINDOWS 9.X/NT/2000/XP； 8．支持常用FLASH 芯片的編程燒寫； 9. 支持LPC2000 和AT91SAM 片內FLASH 的自動下載；

標簽： H-JTAG 調試軟件

上傳時間： 2014-12-01

上傳用戶：Miyuki
基于FPGA的實時視頻信號處理平臺的設計

提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統接收低幀率數字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

標簽： FPGA 實時視頻信號處理平臺

上傳時間： 2015-01-01

上傳用戶：shizhanincc