隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對前端控制器的開關(guān)控制，以及對上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-07-20
上傳用戶：rishian
隨著數(shù)字時(shí)代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點(diǎn)的通用邏輯開發(fā)芯片，在電子設(shè)計(jì)行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實(shí)現(xiàn)四路QAM調(diào)制的全過程。FPGA實(shí)現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實(shí)現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計(jì)，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計(jì)、在allegro下的PCB設(shè)計(jì)及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實(shí)現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實(shí)現(xiàn)及AD9857的FPGA控制使其實(shí)現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：sn2080395
在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步，同時(shí)用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中，需要用到符合要求的多路脈沖時(shí)序信號控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法，以及如何利用VHDL語言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法，給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn)，并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時(shí)序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級。可以同時(shí)提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時(shí)間可調(diào)，調(diào)節(jié)步長為5ns。
上傳時(shí)間： 2013-06-15
上傳用戶：ZJX5201314
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時(shí)間： 2013-06-03
上傳用戶：cc111
(臺達(dá))開關(guān)電源基本原理與設(shè)計(jì)介紹，比較實(shí)用
標(biāo)簽： 開關(guān)電源
上傳時(shí)間： 2013-06-15
上傳用戶：ybysp008
高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯(cuò)檢測功能強(qiáng)大、高效和同步傳輸?shù)牡忍攸c(diǎn)，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進(jìn)行控制，將具有成本低廉、靈活性好、便于擴(kuò)展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點(diǎn)。本文在這一背景下，提出了在ARM下實(shí)現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑?shí)現(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進(jìn)行研究，闡述了HDLC幀的結(jié)構(gòu)、特點(diǎn)和工作原理，提出了在ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的兩種方法，同時(shí)給出其設(shè)計(jì)方案、關(guān)鍵代碼和調(diào)試方法。其中，重點(diǎn)對無操作系統(tǒng)時(shí)中斷模式下，以及基于操作系統(tǒng)時(shí)ARM芯片上實(shí)現(xiàn)HDLC規(guī)程的方法進(jìn)行了探討設(shè)計(jì)。
標(biāo)簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時(shí)間： 2013-08-04
上傳用戶：時(shí)代將軍
隨著海洋勘測技術(shù)的發(fā)展，研制高性能的海洋測流儀器越來越重要。多普勒聲學(xué)海流剖面儀就是一種非常重要的用來測量海流速度的儀器。在調(diào)試多普勒聲學(xué)海流剖面儀的過程中，多普勒聲學(xué)海流剖面儀信號模擬器是很重要的設(shè)備，它是數(shù)字模擬技術(shù)與多普勒聲學(xué)技術(shù)相結(jié)合的產(chǎn)物，它通過模擬的方法產(chǎn)生聲學(xué)海流剖面儀回波信號，以便在不具備實(shí)際海洋情況的條件下，可以在實(shí)驗(yàn)室環(huán)境中對聲學(xué)海流剖面儀的樣機(jī)進(jìn)行系統(tǒng)調(diào)試。在此情況下，本文研制了一種聲學(xué)海流剖面儀信號模擬器，并對聲學(xué)海流剖面儀回波信號接收過程中使用的算法進(jìn)行了研究。 本文首先比較了多普勒聲學(xué)海流剖面儀的發(fā)射信號與接收信號之間的關(guān)系，分析了產(chǎn)生多普勒頻移的原因。選用直接數(shù)字頻率合成技術(shù)(DDS)生成多普勒聲學(xué)海流剖面儀調(diào)試所需要的回波信號o DDS技術(shù)克服了傳統(tǒng)信號源的頻率精度不高和頻率不穩(wěn)等問題。本文選用專用DDS芯片AD9833來實(shí)現(xiàn)回波信號的產(chǎn)生，利用ARM嵌入式技術(shù)對輸出信號進(jìn)行控制。 信號模擬器以S3C2410處理器為核心構(gòu)建了硬件平臺，采用核心板與擴(kuò)展板相結(jié)合的硬件結(jié)構(gòu)。核心板主要包括了存儲系統(tǒng)、網(wǎng)絡(luò)接口和各種通訊接口。其主要功能是存儲大量數(shù)據(jù)信號和通訊功能；擴(kuò)展電路包括了16路DDS信號輸出及信號調(diào)理電路，可以通過軟件來配置16路信號相應(yīng)的工作狀態(tài)及選擇信號輸出形式。硬件設(shè)計(jì)預(yù)留了一定數(shù)量的I/O接口以備將來擴(kuò)展之用。 建立嵌入式Linux開發(fā)環(huán)境；并分析BootLoader啟動機(jī)制，移植VIVI；通過配置內(nèi)核相關(guān)文件，移植Linux2.4.18內(nèi)核到模擬器系統(tǒng)；編寫16路DDS的驅(qū)動程序；設(shè)計(jì)了模擬器的上位機(jī)通訊程序及用應(yīng)程序；對系統(tǒng)進(jìn)行了軟硬件調(diào)試，調(diào)試結(jié)果表明模擬器完全能夠模擬聲學(xué)海流剖面儀的回波信號。 最后，結(jié)合回波信號形式，采用基帶解調(diào)、復(fù)相關(guān)等技術(shù)對接收回波信號所使用的算法進(jìn)行了研究，估算出多普勒頻移，配合了調(diào)試海流剖面儀樣機(jī)工作的進(jìn)行。該模擬器不但可以模擬回波信號，還可以作為發(fā)射信號來用，大大提高了模擬器的實(shí)用性。關(guān)鍵詞：聲學(xué)海流剖面儀；S3C2410； AD9833；嵌入式Linux；回波信號
標(biāo)簽： ARM 聲學(xué) 信號模擬器 信號處理
上傳時(shí)間： 2013-04-24
上傳用戶：prczsf
近年來，隨著控制系統(tǒng)規(guī)模的擴(kuò)大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實(shí)現(xiàn)從單串口通信到多路串口通信的技術(shù)改進(jìn)。同時(shí)，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進(jìn)行傳輸，因而有必要尋求一種解決方案，以實(shí)現(xiàn)技術(shù)上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進(jìn)行研究和分析，在此基礎(chǔ)上，設(shè)計(jì)一個(gè)嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實(shí)現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點(diǎn)，設(shè)計(jì)出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實(shí)時(shí)性高的特點(diǎn)，對串行通訊幀同步的方法進(jìn)行了詳細(xì)的研究。然后，根據(jù)課題的實(shí)際需求，對系統(tǒng)進(jìn)行總體設(shè)計(jì)和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計(jì)。在軟件設(shè)計(jì)上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M(jìn)行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機(jī)F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達(dá)到了設(shè)計(jì)要求。
上傳時(shí)間： 2013-07-31
上傳用戶：aeiouetla
本文對16QAM基帶Modem的FPGA芯片設(shè)計(jì)進(jìn)行了研究與論述.首先介紹了16QAM調(diào)制的原理和16QAM基帶Modem的FPGA芯片總體設(shè)計(jì),以及一些FPGA設(shè)計(jì)的基本原則.接著介紹了高性能濾波器的FPGA設(shè)計(jì)方法,并采用多相結(jié)構(gòu)濾波器和分布式算法(DA)設(shè)計(jì)了發(fā)送端平方根升余弦滾降濾波器.然后介紹了自適應(yīng)盲均衡器的設(shè)計(jì),該均衡器是一個(gè)復(fù)數(shù)結(jié)構(gòu)的橫向?yàn)V波器,采用復(fù)用抽頭的結(jié)構(gòu)來節(jié)省資源,本文對自適應(yīng)均衡器的核心運(yùn)算單元-采用booth編碼算法設(shè)計(jì)的高性能乘累加(MAC)運(yùn)算單元進(jìn)行了詳細(xì)描述.接下來介紹了載波恢復(fù)環(huán)路的FPGA設(shè)計(jì),這是一個(gè)數(shù)字二階鎖相環(huán),本文推導(dǎo)了數(shù)字二階鎖相環(huán)和模擬二階鎖相環(huán)的對應(yīng)關(guān)系.DD相位檢測算法中的反正切函數(shù)tan
上傳時(shí)間： 2013-04-24
上傳用戶：dajin
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測 下行鏈路
上傳時(shí)間： 2013-07-29
上傳用戶：jiangxin1234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
