互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業,而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前,我國已經成為GPS的使用大國,衛星導航產業鏈也已基本形成。然而,我們對GPS核心技術(即如何捕獲衛星信號并保持對信號的跟蹤)的研究還不夠深入,我國GPS產品的核心部分多數還是靠進口。因此,對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理,之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中,先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法,并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率,適合于本文的硬件接收機,所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環路的特點,跟蹤模塊采用碼跟蹤環和載波跟蹤環耦合的方法實現。由于GPS系統通常工作在非常低的信噪比環境中,而非相干環在低信噪比下環路跟蹤性能較好,所以碼跟蹤環采用非相干(DDLL)環實現。這種跟蹤環路采用的鑒相器是能量鑒相器,對數據的調制和載波相位都不敏感,鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉,而COSTAS鎖相環允許數據調制,對I支路和Q支路信號的180°相位翻轉不敏感,所以載波跟蹤環采用COSTAS鎖相環實現。上述算法在matlab環境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發平臺上利用VHDL硬件描述語言實現。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統功能和性能的要求,可以直接用于實時GPS接收機系統的設計中,為自主設計GPS接收機奠定了基礎。 最后,由于在弱電磁環境下,捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現了這個算法。
上傳時間: 2013-04-24
上傳用戶:zuozuo1215
現代的計算機追求的是更快的速度、更高的數據完整性和靈活性。無論從物理性能,還是從電氣性能來看,現今的并行總線都已出現了某些局限,無法提供更高的數據傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數據傳輸等特點,得到各行業越來越多的支持。 目前市場上的SATA IP CORE都是面向IC設計的,不利于在FPGA上集成,因此,本文在Xilinx公司的Virtex5系列FPGA上實現SATAⅡ協議,對SATA技術的推廣、國內邏輯IP核的發展都有一定的意義。 本文將SATAⅡ協議的FPGA實現劃分成物理層、鏈路層、傳輸層和應用層四個模塊。提出了物理層串行收/發器設計以及物理鏈路初始化方案。分析了鏈路層模塊結構,給出了作為SATAⅡ鏈路層核心的狀態機的設計。為滿足SATAⅡ協議3.0Gbps的速率,采用擴大數據處理位寬的方法,設計完成了鏈路層的16b/20b編碼模塊,同時為提高數據傳輸可靠性和信號的穩定性,分別實現了鏈路層CRC校驗模塊和并行擾碼模塊。在描述協議傳輸層的模塊結構的基礎上,給出了作為傳輸層核心的狀態機的設計,并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過程。完成了命令層協議狀態機的設計,并實現了SATAⅡ新增功能NCQ技術,從而使得數據傳輸更加有效。最后為使本設計應用更加廣泛,設計了基于AHB總線的用戶接口。 本設計采用Verilog HDL語言對需要實現的電路進行描述,并使用Modelsim軟件仿真。仿真結果表明,本文設計的邏輯電路可靠穩定,與SATAⅡ協議定義功能一致。
上傳時間: 2013-06-16
上傳用戶:cccole0605
隨著航天技術的發展,載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下,為了提高空間通信中數據傳輸的可靠性,保證接收端分路系統能和發送端一致,必須要經過幀同步。對衛星基帶信號處理來說,幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此,幀同步的效率,將直接影響到整個衛星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上,利用硬件描述語言及ISE9.2i開發平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法,并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上,針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題,設計實現了兩路并行幀同步算法,并利用ModelSim SE 6.1f工具對上述算法進行了前仿真和后仿真,仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀,其次介紹了與本課題相關的基礎理論及系統的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明,并給出了后仿真結果及結果分析。最后,對論文工作進行了總結和展望,分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA;CCSDS;幀同步:模糊度;幀滑動
上傳時間: 2013-06-11
上傳用戶:liglechongchong
并行總線PATA從設計至今已快20年歷史,如今它的缺陷已經嚴重阻礙了系統性能的進一步提高,已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線,采用點對點方式進行數據傳輸,內置數據/命令校驗單元,支持熱插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用,但國內尚無獨立研發的面向FPGA的SATAIP CORE,在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析,建立了SATA IP CORE的層次結構,將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層;介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片;在此基礎上著重闡述協議IP CORE的設計,并對各個部分的設計予以分別闡述,并編碼實現;最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路;設計滿足協議需求、適合FPGA設計的并行結構,實現了多狀態機的協同工作:在高速設計中,使用了流水線方法進行并行設計,以提高速度,考慮到系統不同部分復雜度的不同,設計采用部分流水線結構;采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試,使得調試工作方便快捷、測試數據準確;嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明,本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點,在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計,將使開發變得方便快捷,更能夠適應市場需求。
上傳時間: 2013-06-21
上傳用戶:xzt
互感器是電力系統中電能計量和繼電保護中的重要設備,其精度和可靠性與電力系統的安全性、可靠性和經濟運行密切相關。隨著電力工業的發展,傳統的電磁式互感器已經暴露出一系列的缺陷,電子式互感器能很好的解決電磁式互感器的缺點,電子式互感器逐步替代電磁式互感器代表著電力工業的發展方向。目前,國產的互感器校驗儀主要是電磁式互感器校驗儀,電子式互感器校驗儀依賴于進口。電子式互感器的發展,使得電子式互感器校驗儀的研制勢在必行。 本課題依據國際標準IEC60044-7、IEC60044-8和國內標準GB20840[1].7-2007、GB20840[1].8-2007,設計了電子式互感器檢驗儀。該校驗儀采用直接法對電子式互感器進行校驗,即同時測試待校驗電子式互感器和標準電磁式互感器二次側的輸出信號,比較兩路信號的參數,根據比較結果完成電子式互感器的校驗工作。論文首先介紹了電子式互感器結構及輸出數字信號的特征,然后詳細論述了電子式互感器校驗儀的硬件及軟件設計方法。硬件主要采用FPGA技術設計以太網控制器RTL8019的控制電路,以實現電子式互感器信號的遠程接收,同時設計A/D芯片MAX125的控制電路,以實現標準電磁式互感器模擬輸出的數字化。軟件主要采用FPGA的SOPC技術,研制了MAX125和RTL8019的IP核,在NiosIIIDE集成開發環境下,完成對硬件電路的底層控制,運用準同步算法和DFT算法開發應用程序實現對數字信號的處理。最終完成電子式互感器校驗儀的設計。 最后進行了相關的實驗,所研制的電子式互感器校驗儀對0.5準確級的電子式電壓互感器和0.5準確級電子式電流互感器分別進行了校驗,對其額定負荷的20%、100%、120%點做為測量點進行測量。經過對實驗數據的處理分析可知,校驗儀對電子式互感器的校驗精度滿足0.5%的比差誤差和20’的相位差。本課題的研究為電子式互感器校驗儀的研制工作提供了理論和實踐依據。
上傳時間: 2013-04-24
上傳用戶:569342831
隨著TD—SCDMA技術的不斷發展,TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富,室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世,可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手,重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙,實現業務的不對稱性,但是多路數字中頻所構成的系統成本高和控制的復雜性,以及TDD雙工模式下,系統的峰均比隨時隙數增加而增加,對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺,一方面軟件算法可以有效保證時隙分配的準確性,保證對前端控制器的開關控制,以及對上下行功率讀取計算和子幀的靈活提取,另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力,有效的控制TDD系統的峰均比,有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現,DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成;而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法,可以降低相鄰信道的溢出,更有效的降低CF值。將DUC/CFR以單片FPGA實現,能很好提高RRU性能,減少其硬件結構,降低成本,降低功耗,增加外部環境的穩定性。
上傳時間: 2013-07-20
上傳用戶:rishian
隨著數字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數據交換日益增加。正交幅度調制器(QAM Modulator)作為一種高頻譜利用率的數字調制方式,在數字電視廣播、固定寬帶無線接入、衛星通信、數字微波傳輸等寬帶通信領域得到了廣泛應用。 近年來,集成電路和數字通信技術飛速發展,FPGA作為集成度高、使用方便、代碼可移植性等優點的通用邏輯開發芯片,在電子設計行業深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現四路QAM調制的全過程。FPGA實現信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現對四路I/Q信號的調制,輸出中頻信號。本文具體內容總結如下: 1.介紹國內數字電視發展狀況、國內國際的數字電視標準,并詳細介紹國內有線電視的系統組成及QAM調制器的發展過程。 2.研究了QAM調制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數據交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發流程。 5.深入研究了基于FPAG代碼開發,其中主要包括I2C接口實現,ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數據交織、星座映射與差分編碼的實現及AD9857的FPGA控制使其實現四路QAM的調制。 6.介紹代碼測試、電路測試及系統指標測試。 最終系統指標測試表明基于FPGA與AD9857的四路DVB-C調制器基本達到了國標的要求。
上傳時間: 2013-04-24
上傳用戶:sn2080395
直接數字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術,其數字結構滿足了現代電子系統的許多要求,因而得到了迅速的發展。現場可編程門陣列器件(FPGA)的出現,改變了現代電子數字系統的設計方法,提供了一種全新的設計模式。本論文結合這兩項技術,并利用單片機控制靈活的特點,開發了一種雙通道波形發生器。在實現過程中,選用了Altera公司的EP1C6Q240C8芯片作為產生波形數據的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機作為控制芯片。本設計中,FPGA芯片的設計和與控制芯片的接口設計是一個難點,本文利用Altera的設計工具Quartus Ⅱ并結合Verilog-HDL語言,采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用EP1C6Q240C8完成DDS模塊的設計過程,這是設計的基礎。接著分析了整個設計中應處理的問題,根據設計原理就功能上進行了劃分,將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。然后就這三個部分分別詳細地進行了闡述。并且通過系列實驗,詳細地分析了該波形發生器的功能、性能、實現和實驗結果。最后,結合在設計中的一些心得體會,提出了本設計中的一些不足和改進意見。通過實驗說明,本設計達到了預定的要求,并證明了采用軟硬件結合,利用FPGA實現基于DDS架構的雙路波形發生器是可行的。
上傳時間: 2013-06-09
上傳用戶:wxhwjf
視頻監控一直是人們關注的應用技術熱點之一,它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中,經常需要對多路視頻信號進行實時監控,如果每一路視頻信號都占用一個監視器屏幕,則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示,是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此,本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析,完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計;系統采用Xilinx公司的FPGA作為核心控制器,設計了視頻圖像畫面分割器的硬件電路,該電路在FPGA中,將數字電路集成在一起,電路結構簡潔,具有較好的穩定性和靈活性;在硬件電路平臺基礎上,以四路視頻圖像分割為例,完成了I2C總線接口模塊,異步FIFO模塊,有效視頻圖像數據提取模塊,圖像存儲控制模塊和圖像合成模塊的設計,首先,由攝像頭采集四路模擬視頻信號,經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后,根據畫面分割需要進行視頻圖像數據抽取,并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后,按照數字視頻圖像的數據格式,將四路視頻圖像合成一路編碼輸出,實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能,I2C總線對兩片視頻解碼器進行動態配置等方法,實現四路視頻圖像的輪流采集、存儲和圖像的合成,提高了系統集成度,并可根據系統需要修改設計和進一步擴展功能,同時提高了系統的靈活性。
上傳時間: 2013-04-24
上傳用戶:gundan
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業,而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前,我國已經成為GPS的使用大國,衛星導航產業鏈也已基本形成。然而,我們對GPS核心技術的研究還不夠深入,我國GPS產品的核心部分多數還是靠進口。 GPS接收機工作時,為了將本地信號和接收到的信號同步,要完成復雜的信號處理過程。其中,如何捕獲衛星信號并保持對信號的跟蹤是最重要的核心技術。很多研究者提出了多種解決方法,但這些方法多數都只停留在理論階段,無法應用于GPS接收機系統進行實時處理。 本課題在分析了多種現有算法的基礎上,研究設計了基于FPGA的GPS信號捕獲與跟蹤系統。在研究過程中,首先利用Nemerix公司的GPS芯片組設計制作了GPS接收機模塊,它能正常穩定地工作,并可用作GPS基帶信號處理的研究平臺;該平臺可實時地輸出GPS數字中頻信號;本課題在中頻信號的基礎上深入研究了GPS信號的捕獲與跟蹤技術。先詳細分析比較了幾種GPS信號捕獲方法,給出了步進相關的捕獲方案;接著分析了跟蹤環路的特點,給出了鎖頻環和鎖相環交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案,并最終實現了這些方案。 本課題設計的GPS信號捕獲與跟蹤處理系統是通過硬件和軟件協同工作的方式實現的。硬件電路主要實現數據速率高、邏輯簡單的相關器功能;而基于MicroBlaze軟處理器的軟件主要實現數據速率低、邏輯復雜的功能。本文給出了硬件電路的詳細設計、仿真結果以及軟件設計的詳細流程。 本課題最終在FPGA上實現了GPS信號的捕獲與跟蹤功能,而且系統的性能良好。由此可以得出結論:本設計能夠滿足系統功能和性能的要求,可以直接用于實時GPS接收機系統的設計中,為自主設計GPS接收機奠定了基礎。 本課題的研究得到了大連市信息產業局集成電路設計專項的資助,項目名稱是“定位與通信集成功能的SOC設計”,研究成果將在2008年上半年投入試用。
上傳時間: 2013-04-24
上傳用戶:1583060504