Verilog HDL編寫的CPU模型，很經(jīng)典，比較通用
標(biāo)簽： Verilog HDL CPU 編寫
上傳時(shí)間： 2013-12-24
上傳用戶：龍飛艇
Verilog HDL編寫的總線功能模型，十分有用，需要的下載
標(biāo)簽： Verilog HDL 編寫 總線
上傳時(shí)間： 2013-12-20
上傳用戶：ls530720646
bfm（總線功能模型）設(shè)計(jì)的基礎(chǔ)教材，值得一看，需要lotus打開文檔
標(biāo)簽： bfm 總線 模型 教材
上傳時(shí)間： 2014-11-11
上傳用戶：a3318966
取得CPU序列號(hào)
標(biāo)簽： CPU 序列號(hào)
上傳時(shí)間： 2013-12-02
上傳用戶：lanjisu111
獲取硬盤出場(chǎng)序列號(hào)及信息的代碼，可以獲取相應(yīng)的序列號(hào)，硬盤出廠商，以及硬盤型號(hào)，是物理序列號(hào)哦
標(biāo)簽： 硬盤 序列號(hào) 代碼
上傳時(shí)間： 2015-06-24
上傳用戶：Divine
各種門電路模型的VerilogHDL描述
標(biāo)簽： VerilogHDL 門電路 模型
上傳時(shí)間： 2014-02-16
上傳用戶：lifangyuan12
各種解碼譯碼電路模型的VerilogHDL描述
標(biāo)簽： VerilogHDL 解碼 模型 譯碼電路
上傳用戶：q123321
直接序列擴(kuò)頻通信系統(tǒng)仿真程序，使用matlab語言設(shè)計(jì)的程序。
標(biāo)簽： 直接序列擴(kuò)頻 仿真程序 通信系統(tǒng)
上傳時(shí)間： 2013-12-30
上傳用戶：cylnpy
按前序遍歷序列創(chuàng)建二叉樹，并中序遍歷二叉樹、求二叉樹高度
標(biāo)簽： 序列 二叉樹
上傳時(shí)間： 2015-06-25
上傳用戶：498732662
wowmodelview魔獸世界的模型查看工具。下了看看吧，可以導(dǎo)出自己想要的模型進(jìn)行處理咯～
標(biāo)簽： wowmodelview 模型
上傳時(shí)間： 2013-12-26
上傳用戶：xinzhch
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
