基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調試，對實驗數據進行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設計并實現了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現了調試系統的整體設計。 在軟件方面，設計了調試監控軟件，完成了對FPGA-CPU運行的控制和信號狀態的監測。這些信號包括地址和數據總線以及各種寄存器的數據等；實現了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外，設計了專用的編譯軟件，實現了基于不同指令系統的偽匯編程序編譯，提高了調試效率。 本文作者在實現了FPGA-CPU調試系統基礎上，對兩種指令系統不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明，這種基于IP核的可復用設計技術，能夠在一個FPGA芯片內實現調試系統和FPGA-CPU的無縫連接，能夠有效地調試FPGA-CPU。
上傳時間： 2013-08-04
上傳用戶：zhch602
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。 GPS接收機工作時，為了將本地信號和接收到的信號同步，要完成復雜的信號處理過程。其中，如何捕獲衛星信號并保持對信號的跟蹤是最重要的核心技術。很多研究者提出了多種解決方法，但這些方法多數都只停留在理論階段，無法應用于GPS接收機系統進行實時處理。 本課題在分析了多種現有算法的基礎上，研究設計了基于FPGA的GPS信號捕獲與跟蹤系統。在研究過程中，首先利用Nemerix公司的GPS芯片組設計制作了GPS接收機模塊，它能正常穩定地工作，并可用作GPS基帶信號處理的研究平臺；該平臺可實時地輸出GPS數字中頻信號；本課題在中頻信號的基礎上深入研究了GPS信號的捕獲與跟蹤技術。先詳細分析比較了幾種GPS信號捕獲方法，給出了步進相關的捕獲方案；接著分析了跟蹤環路的特點，給出了鎖頻環和鎖相環交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實現了這些方案。 本課題設計的GPS信號捕獲與跟蹤處理系統是通過硬件和軟件協同工作的方式實現的。硬件電路主要實現數據速率高、邏輯簡單的相關器功能；而基于MicroBlaze軟處理器的軟件主要實現數據速率低、邏輯復雜的功能。本文給出了硬件電路的詳細設計、仿真結果以及軟件設計的詳細流程。 本課題最終在FPGA上實現了GPS信號的捕獲與跟蹤功能，而且系統的性能良好。由此可以得出結論：本設計能夠滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 本課題的研究得到了大連市信息產業局集成電路設計專項的資助，項目名稱是“定位與通信集成功能的SOC設計”，研究成果將在2008年上半年投入試用。
上傳時間： 2013-04-24
上傳用戶：1583060504
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
基于FPGA的智能小車系統就是本地計算機通過接入Internet小車實現對遠端工作現場、危險工作地段等特殊環境進行監視和控制的系統。智能小車是智能行走機器人的一種，這種智能小車可以適應不同環境，不受溫度、濕度、空間、磁場輻射、重力等條件的影響，可以在人類無法進入或生存的環境中完成人類無法完成的探測任務。適用于國防及民用多個領域。整個系統以遙控小車裝置為基礎，通過配置在上面的攝像頭實現圖像的采集及對行車道的檢測，通過配置的紅外測溫儀探測環境和目標的溫度，具有一定的智能性。其明顯的優點是可以通過網絡遠程控制小車運行及采集現場的溫度、圖像等相關信息，完成人類在特定條件下無法完成的工作。對人類的科學研究、探索未知領域、遠程監控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統的基礎上，提出了基于FPGA的智能小車遠程監控方案。采用FPGA來實現，可以充分利用現有的IP核，功能擴展容易，設計開發成本低，上市時間快，修改方便，甚至可以遠程重構系統。與單片機相比，集成度高，可靠性好，調試和維護方便。 論文主要內容包括以下幾個部分：在對智能小車功能分析的基礎上，設計了硬件系統，并在FPGA上構建了基于Nios Ⅱ的嵌入式系統，配置了SPI、串行口和以太網接口模塊和驅動程序，以及各種存儲器。移植了μClinux操作系統，配置嵌入式Web服務器，編寫CGI程序，設計了動態網頁；并對行車道檢測系統進行了研究，在DSP Builder中構建了該模塊，并在Matlab中進行了仿真。在研究數碼相機模塊和紅外測溫模塊的基礎上，編寫了圖像采集和溫度測量程序以及小車運動控制程序，并對系統進行了調試，初步達到通過Internet實現遠程監控的目的。
上傳時間： 2013-05-24
上傳用戶：1047385479
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
本文首先介紹了步進電機的細分電流控制策略(實質是細分控制函數發生器)，然后討論了圓弧插 補產生步進電機細分電流的控制方法。最后介紹一 個行之有效的優化修正方法—— 加權補償法。
上傳時間： 2013-07-28
上傳用戶：lgs12321
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
針對目前增量式光電編碼器辨向計數電路脈沖或抖動干擾抑制能力差的問題，提出了一種基于有限狀態機的編碼器接口電路設計方案，并給出了硬件實
上傳時間： 2013-05-21
上傳用戶：michael52
本文提出了一種基于SOPC 片上可編程的全數字化步進電機控制系統，本系統是以 FPGA 為核心控制器件，將驅動邏輯功能模塊和控制器成功地集成在FPGA 上實現，充分 發揮了硬件邏輯電路對數字信號高速的并行處理能力，可以使步進電機繞組電流細分達到 4096，且細分數可以自動調節，極大地提高了控制精度和驅動器的集成度，減小了驅動器 體積。
上傳時間： 2013-05-21
上傳用戶：pei5
