亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

智能計算器

  • 運算放大器、比較器設計指南.rar

    運算放大器、比較器設計指南,運算放大器、比較器設計指南

    標簽: 運算放大器 比較器 設計指南

    上傳時間: 2013-07-19

    上傳用戶:a673761058

  • 正弦波逆變器.rar

    正弦波逆變器理論基礎知識,劉鳳君老師作品,對初學者和正在進行逆變器設計及改進會有幫助

    標簽: 正弦波逆變器

    上傳時間: 2013-07-06

    上傳用戶:liber

  • 基于FPGA的通用異步收發(fā)器的設計.rar

    通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌?,被廣泛應用于微機和外設之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残?,因此要利用這些芯片來實現(xiàn)PC機和FPGA芯片之間的通信,勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優(yōu)勢,提出了一種基于FPGA芯片的嵌入式UART設計方法,其中主要包括狀態(tài)機的描述形式以及自頂向下的設計方法,利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協(xié)議,主要設計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗方式,還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場合,因此可以達到資源利用的最大化。 在具體的設計過程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據(jù)結(jié)果表明,本課題中所設計的UART滿足預期設計目標。

    標簽: FPGA 異步收發(fā)器

    上傳時間: 2013-08-02

    上傳用戶:rocketrevenge

  • 基于CMOS攝像頭的智能尋跡車的設計與實現(xiàn).rar

    基于CMOS攝像頭的智能尋跡車的設計與實現(xiàn)

    標簽: CMOS 攝像頭 尋跡車

    上傳時間: 2013-07-28

    上傳用戶:kkchan200

  • 基于FPGA的Turbo碼編譯碼器設計.rar

    作為性能優(yōu)異的糾錯編碼,Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標準,該標準把Turbo碼是作為前向糾錯體制,但Turbo碼的譯碼算法比較復雜并且需要多次迭代,這造成Turbo碼譯碼延時大,譯碼速度慢,因此限制了Turbo碼的實際應用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進行簡化,加速,使其轉(zhuǎn)化成為適合在硬件上實現(xiàn)的算法,將實驗室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點: 其一,提出信道自適應迭代譯碼方案。在事先設定最大迭代次數(shù)的情況下,自適應Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明:該自適應迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù),在保證譯碼性能基本上沒有損失的情況下,有效減少譯碼時間,明顯提高譯碼速度。 其二,根據(jù)得到的信道自適應迭代譯碼方案,借助Xilinx公司Spartan3 FPGA硬件平臺,使用Verilog硬件描述語言,將用C/C++語言寫成的信道自適應迭代譯碼算法轉(zhuǎn)化成為硬件設計實現(xiàn),得到硬件電路,并對得到的譯碼器硬件電路進行測試。 測試結(jié)果表明:隨著信道的變化,硬件電路的譯碼速度也隨之自動變化,信噪比越高譯碼速度越快,并且硬件譯碼器性能(誤比特率)與實驗仿真基本一致。

    標簽: Turbo FPGA 編譯碼器

    上傳時間: 2013-05-31

    上傳用戶:huyiming139

  • 基于FPGA的Viterbi譯碼器設計與實現(xiàn).rar

    卷積碼是廣泛應用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現(xiàn)結(jié)構(gòu)比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發(fā)展,使用FPGA實現(xiàn)Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應用需求,具有很重要的現(xiàn)實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結(jié)構(gòu)保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu),大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語言編寫程序,實現(xiàn)(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩(wěn)定可靠。最后,使用Simulink產(chǎn)生的數(shù)據(jù)對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結(jié)果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • 基于DSP和FPGA的車牌識別系統(tǒng)設計及實現(xiàn).rar

    隨著我國國民經(jīng)濟的高速發(fā)展,國內(nèi)高速公路、城市道路、停車場建設越來越多,對交通控制、安全管理的要求也日益提高,智能交通系統(tǒng)( IntelligentTransportation Systems,簡稱ITS)已成為當前交通管理發(fā)展的主要方向,而車牌識別系統(tǒng)(License Plate Recognition System,簡稱LPRS)技術作為智能交通系統(tǒng)的核心,起著舉足輕重的作用,可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection,簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統(tǒng)計等。 目前,車牌識別系統(tǒng)大多都是基于PC平臺的,其優(yōu)勢是實現(xiàn)容易,但是成本高、實時性不強、穩(wěn)定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點,且滿足識別速度和識別率的要求,本文在原有車牌識別硬件系統(tǒng)設計的基礎上做了一定的改進(原系統(tǒng)在圖像采集、接口通信、系統(tǒng)穩(wěn)定、脫機工作等方面存在一定問題),與團隊成員一起設計出了新的車牌識別硬件系統(tǒng),采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(xiàn)(本人負責單DSP+FPGA的原理圖和PCB繪制,另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統(tǒng),主要工作由以下幾個部分組成: 1.團隊共同完成了新車牌識別系統(tǒng)的硬件設計,采用兩個板子實現(xiàn)。其中,本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統(tǒng)的硬件電路調(diào)試。主要分為如下模塊進行調(diào)試:電源,DSP,F(xiàn)PGA,SAA7113H視頻解碼器,LCD液晶顯示和UART接口等。 3.負責完成了整個系統(tǒng)的DSP應用程序設計。采用DSP/BIOS操作系統(tǒng)來構(gòu)建系統(tǒng)的框架,添加了多個任務對象進行管理系統(tǒng)的調(diào)度;用CSL編寫了DSP上的底層驅(qū)動:完成了車牌識別算法在DSP上的移植與優(yōu)化。 4.參與完成了部分FPGA程序的開發(fā),主要包括圖像采集、存儲、傳輸幾個模塊等。 最終,本系統(tǒng)實現(xiàn)了高效、快速的車牌識別,各模塊工作穩(wěn)定,能脫機實現(xiàn)圖像采集、傳輸、識別、結(jié)果輸出和顯示為一體化的功能;為以后進行高性能的車牌識別算法開發(fā)提供了一個很好的硬件平臺。

    標簽: FPGA DSP 車牌識別

    上傳時間: 2013-04-24

    上傳用戶:slforest

  • 基于FPGA的RS255,223編解碼器的高速并行實現(xiàn).rar

    隨著信息時代的到來,用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結(jié)構(gòu)相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論?;赗S碼傳統(tǒng)的單倍結(jié)構(gòu),本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結(jié)構(gòu),其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • ICD2仿真燒寫器--USB驅(qū)動程序.rar

    ICD2仿真燒寫器--USB驅(qū)動程序。。

    標簽: ICD2 USB 仿真

    上傳時間: 2013-07-29

    上傳用戶:20160811

  • 移動無線信道特性及基于FPGA的信道仿真器實現(xiàn).rar

    移動無線信道特性對移動通信系統(tǒng)性能具有重要影響,移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此,對移動信道建模與仿真進行研究,具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發(fā),分析了無線電波的傳播模型和描述信道特性的主要參數(shù),重點分析了移動小尺度衰落模型;結(jié)合無線電波傳輸環(huán)境的特點,研究了平坦衰落信道和頻率選擇性信道的特點,設計了基于FPGA的移動無線信道仿真器,同時給予了軟硬件驗證。 本文從衰落的數(shù)學模型角度研究了信道傳輸特性,以及各項參數(shù)對信道特性的影響。主要做了以下幾個方面的工作: 1.簡要介紹了無線電通信的發(fā)展史及信道建模與仿真的意義;論述了信道對無線信號主要的三類影響:自由空間的路徑損失、陰影衰落、多徑衰落;分析了無線通信傳播環(huán)境,移動無線通信信道仿真的基本模型,同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現(xiàn)方法。 2.對移動無線信道特性進行了Matlab仿真,對仿真結(jié)果進行了對比分析,對影響信道特性的主要參數(shù)設置進行了分析仿真。 3.設計了一種基于FPGA的移動無線信道仿真器,并對實現(xiàn)該仿真器的關鍵技術和實現(xiàn)方法進行了分析。該信道仿真器能夠?qū)崟r模擬窄帶信號條件下無線信道的主要特點,如多徑時延、多普勒頻移、瑞利衰落等,其主要的技術指標達到了設計要求。該模擬器結(jié)構(gòu)簡單,參數(shù)可調(diào),易于擴展,通用性強,可以部分或全部集成到處于研制階段的接收機中,以便于性能測試,也可應用于教學實踐。

    標簽: FPGA 移動 無線信道

    上傳時間: 2013-04-24

    上傳用戶:suxuan110425

主站蜘蛛池模板: 阿克苏市| 大石桥市| 北京市| 买车| 高安市| 青阳县| 东安县| 黄骅市| 高淳县| 三亚市| 沭阳县| 金秀| 汉川市| 张北县| 叶城县| 汝南县| 安西县| 涟源市| 抚州市| 鹿泉市| 清丰县| 阿克苏市| 泊头市| 固镇县| 永顺县| 建水县| 沧州市| 阿坝县| 商都县| 西和县| 上林县| 峨山| 涞水县| 婺源县| 榆林市| 德令哈市| 抚顺县| 江油市| 得荣县| 凤翔县| 新龙县|