C++描述的數(shù)據(jù)結(jié)構(gòu)內(nèi)容,在C++builder的環(huán)境中運行,這是第二部分
標(biāo)簽： builder 數(shù)據(jù)結(jié)構(gòu) 分 環(huán)境
上傳時間： 2015-09-02
上傳用戶：huql11633
可編程邏輯接口8255并行接口芯片的vhdl描述
標(biāo)簽： 8255 vhdl 可編程 邏輯接口
上傳時間： 2014-01-23
上傳用戶：wweqas
網(wǎng)上書店My-eBookStore的設(shè)計數(shù)據(jù)流程圖、系統(tǒng)模塊劃分、模塊功能簡述、管理員控制板面詳細(xì)設(shè)計以及部分PDL語言總體框架描述
標(biāo)簽： My-eBookStore PDL 分 模塊
上傳時間： 2015-09-03
上傳用戶：love1314
目標(biāo)跟蹤中經(jīng)常用到的一種運動目標(biāo)軌跡描述
標(biāo)簽： 目標(biāo)跟蹤 運動目標(biāo) 軌跡
上傳時間： 2014-12-08
上傳用戶：luke5347
VERILOG語言速查手冊,與VHDL齊名的另外一硬件描述語言
標(biāo)簽： VERILOG VHDL 語言 硬件描述語言
上傳時間： 2013-12-15
上傳用戶：lanjisu111
Verilog HDL硬件描述語言，徐振林編著。pdf格式。
標(biāo)簽： Verilog HDL 硬件描述語言
上傳時間： 2014-12-04
上傳用戶：tianyi223
利用EDA工具和硬件描述語言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計性能價格比高的片上系統(tǒng)，是目前國際上廣泛使用的方法。與傳統(tǒng)的設(shè)計方法不同，在設(shè)計開始階段并不一定需要具體的單片微控制器（MCU）和開發(fā)系統(tǒng)(仿真器)以及帶有外圍電路的線路板來進(jìn)行調(diào)試，所需要的只是由集成電路制造廠家提供的用HDL描述的MCU核和各種外圍器件的HDL模塊。設(shè)計人員在EDA工具提供的虛擬環(huán)境下，不但可以編寫和調(diào)試匯編程序，也可以用HDL設(shè)計、仿真和調(diào)試具有自己特色的快速算法電路和接口，并通過綜合和布線工具自動轉(zhuǎn)換為電路結(jié)構(gòu)，與制造廠家的單元庫、宏庫及硬核對應(yīng)起來，通過仿真驗證后，即可投片制成專用的片上系統(tǒng)（SOC)集成電路。
標(biāo)簽： EDA HDL 硬件描述語言
上傳時間： 2015-09-05
上傳用戶：cmc_68289287
一個基于nRF24E1的無線通訊程序.24E1是2.4G頻段的無線模塊,適合在工業(yè)及RFID等領(lǐng)域使用.該程序描述了設(shè)置及通訊的方式.
標(biāo)簽： 24 RFID nRF 2.4
上傳用戶：windwolf2000
介紹ASN(抽象語法描述)，是無線通信軟件開發(fā)者必須要了解的資料。
標(biāo)簽： ASN 抽象
上傳用戶：gxmm
介紹ASN(抽象語法描述)，是無線通信軟件開發(fā)者必須要了解的資料，文檔ASN.681。
上傳用戶：redmoons
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
