<center id="ksyqw"></center>
網路流視頻的一些基礎概念 包含基礎視頻介紹 流視頻傳輸概念等
標簽：
上傳時間： 2017-06-18
上傳用戶：qq21508895
跟類神經網路有點像的東西， 不過現今最常拿來就是做分類也就是說，如果我有一堆已經分好類的東西 （可是分類的依據是未知的！） ，那當收到新的東西時， SVM 可以預測 (predict) 新的資料要分到哪一堆去。
標簽：
上傳時間： 2014-01-18
上傳用戶：hasan2015
ucos for 8051 可在at89c5x用rs232與電腦連線
上傳時間： 2017-06-25
上傳用戶：hopy
主機板電路圖 有需要 可以看看囉 有點舊 但是很實用唷~~
標簽：
上傳時間： 2017-06-30
上傳用戶：dsgkjgkjg
一份鋰電池充電的電路圖。線路不是很復雜，功能強大。
標簽： 電池
上傳時間： 2014-01-12
上傳用戶：懶龍1988
一份電源安規要求的資料。對作電源的朋有來說是一個好的寶貝。
標簽：
上傳時間： 2014-01-17
上傳用戶：wqxstar
於嵌入式系統中實作無線網路之 於嵌入式系統中實作無線網路之 於嵌入式系統中實作無線網路之 於嵌入式系統中實作無線網路之
標簽： programming
上傳時間： 2015-03-04
上傳用戶：1547591994
實用電子技術專輯 385冊 3.609G無線供電、充電模塊.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
一．產品描述 提供10個觸摸感應按鍵及兩線式串列界面，並有中斷輸出INT腳與MCU聯繫。特性上對於防水和抗干擾方面有很優異的表現! 二。產品特色 1. 工作電壓範圍：3.1V – 5.5V 2. 工作電流：3mA@5V 3. 10 個觸摸感應按鍵 4. 提供串列界面 SCK、SDA、INT 作為與 MCU 溝通方式。 5. 可以經由調整 CAP 腳的外接電容，調整靈敏度，電容越大靈敏度越高 6.具有防水及水漫成片水珠覆蓋在觸摸按鍵面板，按鍵仍可有效判別 7. 內建 LDO 增加電源的抗干擾能力 三。產品應用 各種大小家電，娛樂產品 四．功能描述 1.VK3610IM 於手指按壓觸摸盤，在 60ms 內輸出對應按鍵的狀態。 2.單鍵優先判斷輸出方式處理, 如果 K1 已經承認了, 需要等 K1 放開後, 其他按鍵才能再被承認，同時間只有一個按鍵狀態會被輸出。 3.具有防呆措施, 若是按鍵有效輸出連續超過 10 秒, 就會做復位。 4.環境調適功能，可隨環境的溫濕度變化調整參考值，確保按鍵判斷工作正常。 5.可分辨水與手指的差異，對水漫與水珠覆蓋按鍵觸摸盤，仍可正確判斷按鍵動作。但水不可於按鍵觸摸盤上形成“水柱”，若如此則如同手按鍵一般，會有按鍵承認輸出。 6.內建 LDO 及抗電源雜訊的處理程序，對電源漣波的干擾有很好的耐受能力。 7.不使用的按鍵請接地，避免太過靈敏而產生誤動。
標簽： KEYS VK3610 SOP 10 16 IM VK 抗干擾
上傳時間： 2019-08-08
上傳用戶：szqxw1688
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
