基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時(shí)間： 2015-01-02
上傳用戶：Shaikh
針對(duì)城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測(cè)系統(tǒng)的特點(diǎn)，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測(cè)方法。并且對(duì)城市道路交叉口采集到的交通流量相對(duì)增量、車(chē)輛的時(shí)間占有率相對(duì)增量以及地點(diǎn)平均車(chē)速等信息進(jìn)行了對(duì)比性分析和統(tǒng)計(jì)推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時(shí)的交通流特點(diǎn)，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時(shí)的判別準(zhǔn)則，構(gòu)造出相應(yīng)的擁擠檢測(cè)指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實(shí)際交通測(cè)量數(shù)據(jù)驗(yàn)證了算法的正確性。
標(biāo)簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳時(shí)間： 2013-10-19
上傳用戶：zhaiye
基于解決Xmodem協(xié)議中CRC校驗(yàn)的目的，以經(jīng)典的LFSR硬件電路為基礎(chǔ)，采用了按字節(jié)并行運(yùn)算CRC校驗(yàn)碼，以及多字節(jié)CRC算法的方法。在Quartus II環(huán)境下，通過(guò)以VHDL語(yǔ)言仿真試驗(yàn)，得出Xmodem協(xié)議中CRC校驗(yàn)，以多字節(jié)循環(huán)并行CRC算法能夠滿足高速實(shí)時(shí)性要求的結(jié)論。
標(biāo)簽： Xmodem FPAG CRC 協(xié)議
上傳時(shí)間： 2013-10-09
上傳用戶：胡蘿卜醬
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時(shí)間： 2013-10-21
上傳用戶：huql11633
討論了PCB自動(dòng)設(shè)計(jì)中版面圖形數(shù)據(jù)組織和障礙數(shù)的建立。介紹了PCB自動(dòng)設(shè)計(jì)中分解算法、圖形相交算法機(jī)器在圖形數(shù)據(jù)處理中的應(yīng)用
標(biāo)簽： PCB 自動(dòng)布線 算法
上傳時(shí)間： 2014-01-25
上傳用戶：wqxstar
提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測(cè)向算法的方法，給出了測(cè)向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測(cè)向中較原有實(shí)現(xiàn)方式的優(yōu)勢(shì)。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-21
上傳用戶：LP06
設(shè)計(jì)了一種新型的汽車(chē)入庫(kù)避障系統(tǒng). 該系統(tǒng)采用超聲波測(cè)距原理，利用FPGA 豐富的查找表結(jié)構(gòu)完成算法. 可隨時(shí)根據(jù)實(shí)際檢測(cè)或?qū)嶒?yàn)的數(shù)據(jù)更新查找表，降低系統(tǒng)偏差. 采用動(dòng)態(tài)掃描方式將測(cè)量結(jié)果實(shí)時(shí)地顯示出來(lái)，實(shí)時(shí)檢測(cè)與障礙物的警戒距離并報(bào)警.
標(biāo)簽： FPGA 超聲波 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-19
上傳用戶：Thuan
設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計(jì)采用寄存器傳輸級(jí)（RTL）硬件描述語(yǔ)言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)，完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個(gè)系統(tǒng)通過(guò)了Modelsim的仿真驗(yàn)證并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。設(shè)計(jì)共消耗了3716個(gè)邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時(shí)，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
標(biāo)簽： FPGA 方向 指紋 圖像增強(qiáng)算法
上傳時(shí)間： 2013-11-06
上傳用戶：rishian
基于PID控制算法的爐溫恒溫控制系統(tǒng)的設(shè)計(jì).
上傳時(shí)間： 2015-01-02
上傳用戶：thesk123
機(jī)器人插補(bǔ)算法
標(biāo)簽： 自由度 機(jī)器人 插補(bǔ)算法 直線
上傳時(shí)間： 2013-11-09
上傳用戶：meiguiweishi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<s id="iiays"></s> <li id="iiays"></li>