相 關(guān) 資 源

• WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案免費(fèi)下載

  資源簡(jiǎn)介：WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

  標(biāo)簽： Xilinx FPGA 409 DSP

  上傳時(shí)間： 2013-11-07

  上傳用戶：defghi010

• WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案免費(fèi)下載

  資源簡(jiǎn)介：WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs

  標(biāo)簽： Xilinx FPGA 409 DSP

  上傳時(shí)間： 2013-10-21

  上傳用戶：huql11633

• WP280 - 利用FPGA技術(shù)解決高端網(wǎng)絡(luò)設(shè)備實(shí)現(xiàn)中的難題免費(fèi)下載

  資源簡(jiǎn)介：? 本白皮書分析了業(yè)界對(duì)更高速率接口（尤其是100 GbE）的迫切需求、向平臺(tái)添加 100 GbE 時(shí)系統(tǒng)架構(gòu)師所面臨的重大風(fēng)險(xiǎn)和問題，并評(píng)介幾種實(shí)現(xiàn)方案，這些方案顯示出 FPGA 在解決這些難題方面具有何等獨(dú)特的地位。

  標(biāo)簽： FPGA 280 WP 高端

  上傳時(shí)間： 2013-10-25

  上傳用戶：851197153

• WP280 - 利用FPGA技術(shù)解決高端網(wǎng)絡(luò)設(shè)備實(shí)現(xiàn)中的難題免費(fèi)下載

  資源簡(jiǎn)介：? 本白皮書分析了業(yè)界對(duì)更高速率接口（尤其是100 GbE）的迫切需求、向平臺(tái)添加 100 GbE 時(shí)系統(tǒng)架構(gòu)師所面臨的重大風(fēng)險(xiǎn)和問題，并評(píng)介幾種實(shí)現(xiàn)方案，這些方案顯示出 FPGA 在解決這些難題方面具有何等獨(dú)特的地位。

  標(biāo)簽： FPGA 280 WP 高端

  上傳時(shí)間： 2013-10-10

  上傳用戶：taiyang250072

• 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的...

  標(biāo)簽： Altera FPGA DSP 28

  上傳時(shí)間： 2014-12-28

  上傳用戶：18888888888

• 對(duì)Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的...

  標(biāo)簽： Altera FPGA DSP 28

  上傳時(shí)間： 2015-01-01

  上傳用戶：sunshie

• 浮點(diǎn)DSP運(yùn)算效率不高免費(fèi)下載

  資源簡(jiǎn)介：該問題由某客戶提出，發(fā)生在 STM32F407IGT6 器件上。據(jù)其工程師講述：由于在其產(chǎn)品中，需要使用STM32進(jìn)行大量的浮點(diǎn)數(shù)以及浮點(diǎn)DSP運(yùn)算，所以針對(duì)STM32的浮點(diǎn)數(shù)運(yùn)算能力及 DSP 運(yùn)算能力做了相關(guān)的測(cè)試，但測(cè)試結(jié)果不理想。STM32F407 在144MHz 主頻下，對(duì)于表（...

  標(biāo)簽： DSP

  上傳時(shí)間： 2022-02-21

  上傳用戶：

• 基于FPGA的DSP算法實(shí)現(xiàn)代碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的DSP算法實(shí)現(xiàn)代碼，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： FPGA DSP

  上傳時(shí)間： 2022-05-21

  上傳用戶：

• 可重構(gòu)FPGA通訊糾錯(cuò)進(jìn)化電路及其實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一...

  標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)

  上傳時(shí)間： 2013-07-01

  上傳用戶：myworkpost

• 利用Xilinx FPGA和存儲(chǔ)器接口生成器簡(jiǎn)化存儲(chǔ)器接口免費(fèi)下載

  資源簡(jiǎn)介：FPGA 設(shè)計(jì)人員在滿足關(guān)鍵時(shí)序余量的同時(shí)力爭(zhēng)實(shí)現(xiàn)更高性能，在這種情況下，存儲(chǔ)器接口的設(shè)計(jì)是一個(gè)一向構(gòu)成艱難而耗時(shí)的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡(jiǎn)單、更可

  標(biāo)簽： Xilinx FPGA 存儲(chǔ)器接口 生成器

  上傳時(shí)間： 2013-10-15

  上傳用戶：ecooo

• 基于ARM與μCOSⅡ的高端儀表平臺(tái)的研究免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)儀器儀表向高端產(chǎn)品的發(fā)展趨勢(shì)，課題提出并設(shè)計(jì)實(shí)現(xiàn)了一種基于嵌入式μC/OS-Ⅱ操作系統(tǒng)和ARM7微處理器為核心的控制平臺(tái)，使儀表的使用更加方便、智能。系統(tǒng)融合了嵌入式系統(tǒng)、USB通信、LAN通信、顯示等多項(xiàng)快速發(fā)展的技術(shù)，通過USB模塊和LAN網(wǎng)絡(luò)的數(shù)據(jù)傳...

  標(biāo)簽： ARM COS 高端 儀表

  上傳時(shí)間： 2013-06-06

  上傳用戶：cooran

• 利用Xilinx FPGA和存儲(chǔ)器接口生成器簡(jiǎn)化存儲(chǔ)器接口免費(fèi)下載

  資源簡(jiǎn)介：FPGA 設(shè)計(jì)人員在滿足關(guān)鍵時(shí)序余量的同時(shí)力爭(zhēng)實(shí)現(xiàn)更高性能，在這種情況下，存儲(chǔ)器接口的設(shè)計(jì)是一個(gè)一向構(gòu)成艱難而耗時(shí)的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計(jì)變得更簡(jiǎn)單、更可

  標(biāo)簽： Xilinx FPGA 存儲(chǔ)器接口 生成器

  上傳時(shí)間： 2013-11-06

  上傳用戶：372825274

• 5篇基于DSP實(shí)現(xiàn)MPEG4的文章免費(fèi)下載

  資源簡(jiǎn)介：5篇基于DSP實(shí)現(xiàn)MPEG4的文章，給出了原理、系統(tǒng)和結(jié)果，對(duì)于在DSP上實(shí)現(xiàn)MPEG4壓縮的非常有幫助，快看看吧

  標(biāo)簽： MPEG4 DSP

  上傳時(shí)間： 2014-11-16

  上傳用戶：曹云鵬

• 基于FPGA的HDMI顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行...

  標(biāo)簽： FPGA HDMI 顯示系統(tǒng)

  上傳時(shí)間： 2013-07-28

  上傳用戶：xiaoxiang

• 基于FPGA的HDMI顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行...

  標(biāo)簽： FPGA HDMI 顯示系統(tǒng)

  上傳時(shí)間： 2013-06-22

  上傳用戶：784533221

• 基于Xilinx FPGA的溫控風(fēng)扇的設(shè)計(jì)(原文設(shè)計(jì)、源代碼及視頻地址)免費(fèi)下載

  資源簡(jiǎn)介：　　本設(shè)計(jì)的整體思路是：以Xilinx FPGA作為控制中心，通過提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測(cè)環(huán)境溫度并直接輸出數(shù)字溫度信號(hào)給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過獨(dú)立鍵盤輸入預(yù)設(shè)...

  標(biāo)簽： Xilinx FPGA 溫控 地址

  上傳時(shí)間： 2013-11-14

  上傳用戶：dianxin61

• Xilinx FPGA設(shè)計(jì)實(shí)例介紹免費(fèi)下載

  資源簡(jiǎn)介：　　電子發(fā)燒友網(wǎng)：針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對(duì)Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以特意在此整理了一些相關(guān)知識(shí)，希望對(duì)大家有所幫助。當(dāng)然也希望Xilinx? F...

  標(biāo)簽： Xilinx FPGA 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2013-11-06

  上傳用戶：時(shí)代將軍

• 用MATLAB里的Xilinx BLOCK, 支持FPGA算法, 實(shí)現(xiàn)開平方, 并且取整.當(dāng)計(jì)算停止時(shí), VALID為高電瓶.免費(fèi)下載

  資源簡(jiǎn)介：用MATLAB里的Xilinx BLOCK, 支持FPGA算法, 實(shí)現(xiàn)開平方, 并且取整.當(dāng)計(jì)算停止時(shí), VALID為高電瓶.

  標(biāo)簽： MATLAB Xilinx BLOCK VALID

  上傳時(shí)間： 2013-12-07

  上傳用戶：xlcky

• 基于FPGA的浮點(diǎn)運(yùn)算器設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng)，要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對(duì)數(shù)據(jù)處理能力提出越來越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù)，具有表述范圍寬，有效精度高等優(yōu)點(diǎn)，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)...

  標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器

  上傳時(shí)間： 2013-04-24

  上傳用戶：咔樂塢

• 高速實(shí)時(shí)信號(hào)處理系統(tǒng)的FPGA軟件設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號(hào)處理能力不斷提高，基于軟件無(wú)線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無(wú)線電的基本思想是以一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺(tái)，把盡可能多的無(wú)線及個(gè)人通信和信號(hào)處理的功能用軟件來...

  標(biāo)簽： FPGA 實(shí)時(shí)信號(hào) 處理系統(tǒng)

  上傳時(shí)間： 2013-05-17

  上傳用戶：wangchong

• 基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：ainimao

• Xilinx FPGA Design Tutorial免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA Design Tutorial

  標(biāo)簽： Tutorial Xilinx Design FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：一諾88

• 用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL FPGA FIR 語(yǔ)言

  上傳時(shí)間： 2013-08-07

  上傳用戶：ukuk

• 非常不錯(cuò)的Xilinx FPGA技術(shù)的高級(jí)教程免費(fèi)下載

  資源簡(jiǎn)介：非常不錯(cuò)的Xilinx FPGA技術(shù)的高級(jí)教程\r\n

  標(biāo)簽： Xilinx FPGA 教程

  上傳時(shí)間： 2013-08-08

  上傳用戶：netwolf

• 關(guān)于Xilinx FPGA的內(nèi)部結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了 關(guān)于Xilinx FPGA的內(nèi)部結(jié)構(gòu)，熟悉內(nèi)部結(jié)構(gòu)對(duì)于編寫高效的代碼有十分重要的作用

  標(biāo)簽： Xilinx FPGA 內(nèi)部結(jié)構(gòu)

  上傳時(shí)間： 2013-08-09

  上傳用戶：dumplin9

• 通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設(shè)免費(fèi)下載

  資源簡(jiǎn)介：通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設(shè).rar

  標(biāo)簽： Xilinx VLYNQ FPGA DSP

  上傳時(shí)間： 2013-08-13

  上傳用戶：lz4v4

• 利用FPGA技術(shù)解決ARINC429通信的實(shí)現(xiàn)方案免費(fèi)下載

  資源簡(jiǎn)介：提出了一種利用FPGA技術(shù)解決ARINC429通信的實(shí)現(xiàn)方案,該方案不僅使國(guó)內(nèi)的ARINC429通信設(shè)備擺脫了對(duì)國(guó)外ASIC電路的依賴,還降低了設(shè)備成本,并且克服了國(guó)外ASIC電路的不足,實(shí)現(xiàn)了任意長(zhǎng)度數(shù)據(jù)幀的群收和群發(fā)功能,具有較好的應(yīng)用前景。利用該方案研制的ARINC429數(shù)...

  標(biāo)簽： ARINC FPGA 429 通信

  上傳時(shí)間： 2013-08-13

  上傳用戶：極客

• FPGA設(shè)計(jì)全流程十分鐘學(xué)會(huì)Xilinx FPGA 設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)全流程十分鐘學(xué)會(huì)Xilinx FPGA 設(shè)計(jì)

  標(biāo)簽： FPGA Xilinx 流程 十分

  上傳時(shí)間： 2013-08-14

  上傳用戶：klin3139

• Xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,

  標(biāo)簽： Verilog Xilinx FPGA VGA

  上傳時(shí)間： 2013-08-16

  上傳用戶：jasson5678

• Xilinx FPGA 設(shè)計(jì)培訓(xùn)中文教程,比較好的學(xué)習(xí)FPGA入門的教程免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA 設(shè)計(jì)培訓(xùn)中文教程,比較好的學(xué)習(xí)FPGA入門的教程

  標(biāo)簽： Xilinx FPGA FPGA 教程

  上傳時(shí)間： 2013-08-23

  上傳用戶：上善若水