這是一款小軟件 但功能很強大 可以查電子元器件
上傳時間： 2013-07-13
上傳用戶：671145514
目 錄 前 言 ..........................................................................................2 1 嵌入式開發(fā)平臺......................................................................4 1.1 ARM 的開發(fā)平臺：.........................................................4 1.2 器件選型.........................................................................7 2 工具選擇...............................................................................11 3 編譯和連接............................................................................13 3.1 RVCT 的優(yōu)化級別與優(yōu)化方向.......................................16 3.2 Multifile compilation ......................................................21 3.3 調試...............................................................................22 4 操作系統(tǒng)...............................................................................23 4.1 哪里可以得到 os 軟件包 (Open Source and Linux Kernel) ................................................................................25 4.2 安裝鏡像.......................................................................26 4.3 交叉編譯.......................................................................26 總結..........................................................................................27
上傳時間： 2013-04-24
上傳用戶：trepb001
鉑電阻測溫儀的設計與實現(xiàn):介紹了鉑電阻測溫儀的硬件及軟件設計,并針對不平衡電橋中以及鉑電阻的阻值和溫度之間的非線性特性給溫度測量帶來一定的誤差這一缺點,給出一種查表線性化的方法,實現(xiàn)了電路參數(shù)的自適應
上傳時間： 2013-06-15
上傳用戶：yuanhong95
2000年10月2日，美國國家標準與技術研究所宣布采用Rijndael算法作為高級加密標準，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內外的熱點，會在信息安全領域得到廣泛的應用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結構、基本變換以及加、解密流程的基礎上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設計進行了研究。主要內容為： 1．確定了實現(xiàn)方案以及關鍵技術，在比較了常用的結構后，采用了適合高速并行實現(xiàn)AES加、解密算法的結構——內外混合的流水線結構，并給出了總體的設計框圖。由于流水線結構不適用于反饋模式，為了達到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設計分別予以詳細分析，結合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴展運算。同時，考慮到應用環(huán)境的不同，本設計支持數(shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設計； 3．利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進行仿真并給出仿真結果，給出了各個模塊和整個設計的仿真測試結果； 4．和其他類似的設計做了橫向對比，得出結論：本設計在保證了速度的基礎上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
自90年代以來，LED顯示屏的設計制造和應用水平得到日益提高，LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發(fā)展過程。在此發(fā)展過程中，無論在器件的性能(超高亮度LED顯示屏及藍色發(fā)光二極管等)和系統(tǒng)組成(計算機化的全動態(tài)顯示系統(tǒng))等方面都取得了長足的進步。 LED顯示屏相比與其它的平板顯示器，有其獨特的優(yōu)越性，比如：可靠性高、使用壽命長、環(huán)境適應能力強、性價比高且成本低等特點，且隨著全彩屏顯示技術的日益完善，使得LED顯示屏在許多場合得到廣泛的應用。 本文詳細介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源，利用查表的方法實現(xiàn)伽瑪矯正的實現(xiàn)方案和實現(xiàn)4096級灰度的LED視頻顯示屏控制系統(tǒng)的設計原理。通過對等長時間實現(xiàn)4096級灰度方案的分析，得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限，提出采用變長時間和消影時間相結合的方案實現(xiàn)4096級灰度的方案及實現(xiàn)，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無閃爍LED全彩屏的實現(xiàn)方法；對一些可以提高LED顯示屏系統(tǒng)技術的新技術展開討論，為今后的動態(tài)全彩色LED顯示屏具體實現(xiàn)打下堅實的理論基礎。
上傳時間： 2013-04-24
上傳用戶：793212294
本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手，研究了AES算法的設計原則、數(shù)學知識、整體結構、算法描述以及AES存住的優(yōu)點利局限性。 針對ARM核的體系結構及特點，對AES算法進行了優(yōu)化設計，提出了從AES算法本身和其結構兩個方面進行優(yōu)化的方法，在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運算、列混合運算和解密模塊中的逆列混合運算中原來的復雜的運算分別轉換為簡單的循環(huán)移位、乘和異或運算。在算法結構優(yōu)化方面是在輸入輸山接口上采用了4個32位的寄存器對128bits數(shù)據(jù)進行了并行輸入并行輸出的優(yōu)化設計；在密鑰擴展上的優(yōu)化設計是采用內部擴展，即在進行每一輪的運算過程的同時算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴展與加/解密運算并行執(zhí)行；加密和解密優(yōu)化設計是將輪函數(shù)查表操作中的四個操作表查詢工作合并成一個操作表查詢工作，同時為了使加密代碼在解密代碼中可重用，節(jié)省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設計，基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境，提出了AES實現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實現(xiàn)方案以及測試方案，總結了基于ARM下的高效編程技巧及混合接口規(guī)則，在集成開發(fā)環(huán)境下對算法進行了實現(xiàn)，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結果，并得劍了正確驗證。在性能測試的過程中應用編譯器的優(yōu)化選項和其它優(yōu)化技巧優(yōu)化了算法，使算法具有較高的加密速度。
標簽： ARM AES 嵌入式系統(tǒng) 算法優(yōu)化
上傳時間： 2013-04-24
上傳用戶：liansi
H.264/AVC是國際電信聯(lián)盟與國際標準化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現(xiàn)。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現(xiàn)的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優(yōu)化設計，這些優(yōu)化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-04
上傳用戶：libenshu01
單片機方面大量常用優(yōu)秀源代碼和說明 ACM-12864漢字液晶顯示驅動程序 Ad_da轉換 ADC0809 adc2051 AD轉換類 C51_table DES算法演示 I2c總線 IIC LED顯示 編程規(guī)范與范例 步進電機 查表 串行通信 打印 代碼運算類 代碼轉換 單片機經(jīng)驗談 單片機直接驅動液晶顯示 電機pwm控制 電機控制 定浮點子程序庫 定時與中斷 二進制數(shù)運算 匯編與c的銜接 鍵盤掃描程序 鍵盤與顯示 交通燈 抗干擾 濾波 排序 排序類 頻率計 軟件工程 實用子程序 數(shù)字多用表 數(shù)字頻率計 通訊 顯示子程序 延時 移位除 音樂 應用類 源程序 在線下載器源程序 中斷應用 自動往返小汽車 51單片機子程序.exe AT90S8515打鈴程序.
上傳時間： 2013-04-24
上傳用戶：sdq_123
《單片機及接口技術》實驗指導書，實驗平臺針對偉福仿真器，分為軟件模擬部分和系統(tǒng)仿真部分，包括簡單程序設計、循環(huán)程序設計、分支程序設計、數(shù)碼轉換、查表程序、算術及邏輯運算指令實現(xiàn)、流水燈、鍵盤實驗、數(shù)碼管實驗、AD轉換、DA轉換、定時器等實驗。
上傳時間： 2013-04-24
上傳用戶：hakim
EMI / EMC 設計（一）被動元件的隱藏特性解析 傳統(tǒng)上，EMC 一直被視為「黑色魔術（black magic）」。其實，EMC 是可以藉由數(shù)學公式來 理解的。不過，縱使有數(shù)學分析方法可以利用，但那些數(shù)學方程式對實際的EMC 電路設計而 言，仍然太過復雜了。幸運的是，在大多數(shù)的實務工作中，工程師并不需要完全理解那些復 雜的數(shù)學公式和存在于EMC 規(guī)范中的學理依據(jù)，只要藉由簡單的數(shù)學模型，就能夠明白要如 何達到EMC 的要求。
標簽： EMC
上傳時間： 2013-06-30
上傳用戶：ndyyliu
