第1 章 體系結(jié)構(gòu) ARM經(jīng)典300問與答第1 問:Q:請(qǐng)問在初始化CPU 堆棧的時(shí)候一開始在執(zhí)行mov r0, LR 這句指令時(shí)處理器是什么模式A:復(fù)位后的模式,即管理模式.第2 問:Q:請(qǐng)教:MOV 中的8 位圖立即數(shù),是怎么一回事 0xF0000001 是怎么來的A:是循環(huán)右移,就是一個(gè)0—255 之間的數(shù)左移或右移偶數(shù)位的來的,也就是這個(gè)數(shù)除以4一直除, 直到在0-255 的范圍內(nèi)它是整數(shù)就說明是可以的!A:8 位數(shù)(0-255)循環(huán)左移或循環(huán)右移偶數(shù)位得到的,F0000001 既是0x1F 循環(huán)右移4 位,符合規(guī)范,所以是正確的.這樣做是因?yàn)橹噶铋L(zhǎng)度的限制,不可能把32 位立即數(shù)放在32 位的指令中.移位偶數(shù)也是這個(gè)原因.可以看一看ARM 體系結(jié)構(gòu)(ADS 自帶的英文文檔)的相關(guān)部分.第3 問:Q:請(qǐng)教:《ARM 微控制器基礎(chǔ)與實(shí)戰(zhàn)》2.2.1 節(jié)關(guān)于第2 個(gè)操作數(shù)的描述中有這么一段:#inmed_8r 常數(shù)表達(dá)式.該常數(shù)必須對(duì)應(yīng)8 位位圖,即常熟是由一個(gè)8 位的常數(shù)循環(huán)移位偶數(shù)位得到.合法常量:0x3FC,0,0xF0000000,200,0xF0000001.非法常量:0x1FE,511,0xFFFF,0x1010,0xF0000010.常數(shù)表達(dá)式應(yīng)用舉例:......LDR R0,[R1],#-4 ;讀取 R1 地址上的存儲(chǔ)器單元內(nèi)容,且 R1 = R1-4針對(duì)這一段,我的疑問:1. 即常數(shù)是由一個(gè)8 位的常數(shù)循環(huán)移位偶數(shù)位得到,這句話如何理解2. 該常數(shù)必須對(duì)應(yīng)8 位位圖,既然是8 位位圖,那么取值為0-255,怎么0x3FC 這種超出255 的數(shù)是合法常量呢3. 所舉例子中,合法常量和非法常量是怎么區(qū)分的 如0x3FC 合法,而0x1FE 卻非法0xF0000000,0xF0000001 都合法,而0xF0000010 又變成了非法4. 對(duì)于匯編語句 LDR R0,[R1],#-4,是先將R1 的值減4 結(jié)果存入R1,然后讀取R1 所指單元的 值到R0,還是先讀取R1 到R0,然后再將R1 減4 結(jié)果存入R1A:提示,任何常數(shù)都可用底數(shù)*2 的n 次冪 來表示.1. ARM 結(jié)構(gòu)中,只有8bits 用來表示底數(shù),因此底數(shù)必須是8 位位圖.2. 8 位位圖循環(huán)之后得到常數(shù),并非只能是8 位.3. 0xF0000010 底數(shù)是9 位,不能表示.4. LDR R0, [R1], #-4 是后索引,即先讀,再減.可以看一看ARM 體系結(jié)構(gòu)對(duì)相關(guān)尋址方式的說明.
上傳時(shí)間： 2013-11-22
上傳用戶：1109003457
NNS-701 是專為移動(dòng)裝置設(shè)計(jì)的全功能NFC (Near Field Communication)控制器芯片。
上傳時(shí)間： 2013-10-11
上傳用戶：蠢蠢66
LTE基站誤碼率測(cè)試是基站射頻測(cè)試中最為關(guān)鍵的測(cè)試項(xiàng)目之一，提出一種快速、高效的測(cè)試方法和測(cè)試架構(gòu)。該方案采用基站射頻板作為數(shù)據(jù)采集卡、完成上行鏈路的解調(diào)和模擬信號(hào)轉(zhuǎn)換成I/Q數(shù)據(jù)功能，利用ADS、MATLAB搭建上行信道的同步、解碼功能。測(cè)試表明該方案的測(cè)試精度達(dá)到 0.2dB，完全滿足研發(fā)和生產(chǎn)中測(cè)試上行相關(guān)射頻指標(biāo)的功能需求， 同時(shí)本設(shè)計(jì)還具有開發(fā)周期短、投資成本低，操作簡(jiǎn)便、很強(qiáng)的跨系統(tǒng)移植能力。
上傳時(shí)間： 2013-11-17
上傳用戶：xhwst
介紹了光雙二進(jìn)制歸零碼DRZ和改進(jìn)的雙二進(jìn)制歸零碼MD-RZ 的產(chǎn)生原理和特點(diǎn)，通過光通信仿真軟件產(chǎn)生了這兩種信號(hào)，并給出了光譜圖。重點(diǎn)設(shè)計(jì)了一個(gè)40Gb/ s 的單信道光纖傳輸系統(tǒng)，對(duì)兩種碼型進(jìn)行了模擬，通過對(duì)Q值的結(jié)果來分析其非線性容限和傳輸距離，并與CSRZ 碼的傳輸性能進(jìn)行對(duì)比。
上傳時(shí)間： 2013-11-04
上傳用戶：亞亞娟娟123
因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期，T=10ms頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ，占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%.
標(biāo)簽： 數(shù)字電子 技術(shù)基礎(chǔ)
上傳時(shí)間： 2013-10-31
上傳用戶：angle
頻譜分析儀的主要工作原理 接收到的中頻模擬信號(hào)經(jīng)過A/D轉(zhuǎn)換為14位的數(shù)字信 號(hào)，首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號(hào)，然后根據(jù)控制信號(hào)對(duì)I路、Q路信號(hào)進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對(duì)I路、Q路信號(hào)分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對(duì)信號(hào)進(jìn)行加窗、FFT（對(duì)頻譜進(jìn)行分析時(shí)進(jìn)行FFT運(yùn)算， 對(duì)功率譜進(jìn)行分析時(shí)不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時(shí)間： 2013-11-14
上傳用戶：leixinzhuo
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-11-03
上傳用戶：tzl1975
磁芯電感器的諧波失真分析 摘 要：簡(jiǎn)述了改進(jìn)鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB，從而降低總諧波失真THD的歷史過程，分析了諸多因數(shù)對(duì)諧波測(cè)量的影響，提出了磁心性能的調(diào)控方向。 關(guān)鍵詞：比損耗系數(shù)， 磁滯常數(shù)ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來，變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家，在電感器和變壓器產(chǎn)品的總諧波失真指標(biāo)控制上，進(jìn)行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問題。從工藝技術(shù)上采取了不少有效措施，促進(jìn)了質(zhì)量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡(jiǎn)稱THD，并不是什么新的概念，早在幾十年前的載波通信技術(shù)中就已有嚴(yán)格要求<1>。1978年郵電部公布的標(biāo)準(zhǔn)YD/Z17－78“載波用鐵氧體罐形磁心”中，規(guī)定了高μQ材料制作的無中心柱配對(duì)罐形磁心詳細(xì)的測(cè)試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測(cè)量磁心產(chǎn)生的非線性失真。這種相對(duì)比較的實(shí)用方法，專用于無中心柱配對(duì)罐形磁心的諧波衰耗測(cè)試。 這種磁心主要用于載波電報(bào)、電話設(shè)備的遙測(cè)振蕩器和線路放大器系統(tǒng)，其非線性失真有很嚴(yán)格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測(cè)無心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測(cè)量時(shí)，所配用線圈應(yīng)用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測(cè)磁心配對(duì)安裝好后，先調(diào)節(jié)振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測(cè)得的主波電平 （P2）為+17.4 dB，然后在33′端子處測(cè)得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發(fā)現(xiàn)諧波失真的測(cè)量是一項(xiàng)很精細(xì)的工作，其中測(cè)量系統(tǒng)的高、低通濾波器，信號(hào)源和放大器本身的三次諧波衰耗控制很嚴(yán)，阻抗必須匹配，薄膜電容器的非線性也有相應(yīng)要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對(duì)磁心分選的誤判。 為了滿足多路通信整機(jī)的小型化和穩(wěn)定性要求， 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀(jì) 70 年代初，1409 所和四機(jī)部、郵電部各廠，從工藝上改變了推板空氣窯燒結(jié)，出窯后經(jīng)真空罐冷卻的落后方式，改用真空爐，并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料，在此基礎(chǔ)上，還實(shí)現(xiàn)了高μ7000～10000材料的突破，從而大大縮短了與國(guó)外企業(yè)的技術(shù)差異。當(dāng)時(shí)正處于通信技術(shù)由FDM（頻率劃分調(diào)制）向PCM（脈沖編碼調(diào)制） 轉(zhuǎn)換時(shí)期， 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ，100KHz）的超優(yōu)鐵氧體材料<3>，其磁滯系數(shù)降為優(yōu)鐵
上傳時(shí)間： 2013-12-15
上傳用戶：天空說我在
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
一、PAC的概念及軟邏輯技術(shù)二、開放型PAC系統(tǒng)三、應(yīng)用案例及分析四、協(xié)議支持及系統(tǒng)架構(gòu)五、軟件編程技巧&組態(tài)軟件的整合六、現(xiàn)場(chǎng)演示&上機(jī)操作。PAC是由ARC咨詢集團(tuán)的高級(jí)研究員Craig Resnick提出的，定義如下:具有多重領(lǐng)域的功能，支持在單一平臺(tái)里包含邏輯、運(yùn)動(dòng)、驅(qū)動(dòng)和過程控制等至少兩種以上的功能單一開發(fā)平臺(tái)上整合多規(guī)程的軟件功能如HMI及軟邏輯, 使用通用標(biāo)簽和單一的數(shù)據(jù)庫來訪問所有的參數(shù)和功能。軟件工具所設(shè)計(jì)出的處理流程能跨越多臺(tái)機(jī)器和過程控制處理單元, 實(shí)現(xiàn)包含運(yùn)動(dòng)控制及過程控制的處理程序。開放式, 模塊化構(gòu)架, 能涵蓋工業(yè)應(yīng)用中從工廠的機(jī)器設(shè)備到過程控制的操作單元的需求。采用公認(rèn)的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)及語言，允許不同供應(yīng)商之設(shè)備能在網(wǎng)絡(luò)上交換資料。
標(biāo)簽： PAC 開放式 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2014-01-14
上傳用戶：JGR2013
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
