隨著電力電子技術(shù)的發(fā)展，各類電力電子裝置應(yīng)運而生，這些產(chǎn)品在出廠前需要根據(jù)不同的需要進行相應(yīng)的測試和校驗。傳統(tǒng)的負(fù)載測試存在著能耗大、靈活性差等諸多缺點，已經(jīng)越來越不能滿足各種測試場合的要求，特別是一些要求用動態(tài)變化的負(fù)載、非線性負(fù)載、具有負(fù)阻特性的負(fù)載以及有源負(fù)載等測試場合。因此針對這一問題，本文利用電力電子技術(shù)結(jié)合計算機技術(shù)、控制技術(shù)等設(shè)計了一種通用的交流電子負(fù)載模擬裝置，以滿足各種測試場合的要求。 @@ 交流電子負(fù)載是一種可以模擬真實負(fù)載的電力電子裝置，它不但可以模擬傳統(tǒng)的線性負(fù)載，也可以模擬各種非線性負(fù)載、有源負(fù)載等其他形式的負(fù)載。目前國內(nèi)外對電子負(fù)載的研究還不成熟，有些是使交流電源按照一定的功率放電，但是輸出電流卻與真實負(fù)載測試下的電流有較大的差別；而有些雖然能夠準(zhǔn)確控制電源的放電電流取得和真實負(fù)載一樣的效果，但試驗電能完全被消耗掉，造成很大的浪費。本文研究的新型交流電子負(fù)載克服了以上電子負(fù)載方案的缺點，可以滿足各種試驗場合的測試需求，能夠在很大程度上減少能量浪費，豐富試驗樣式且節(jié)約試驗成本。 @@ 本文分析了能饋式交流電子負(fù)載的模擬原理，確定了采用中間直流環(huán)節(jié)的交-直-交主電路結(jié)構(gòu)，其一端接待測交流電源，另一端接低壓交流電網(wǎng)。前級負(fù)載模擬環(huán)節(jié)和后級能量回饋環(huán)節(jié)均采用可四象限運行的電壓型PWM（Pulse Width Modulation）變換器。負(fù)載模擬環(huán)節(jié)直接與待測電源連接，采用電流滯環(huán)瞬時值比較方式，使電源輸出的實際電流信號準(zhǔn)確、快速的跟蹤其指令電流信號值，使得電子負(fù)載對待測電源呈現(xiàn)設(shè)定的負(fù)載形式，完成電子負(fù)載的模擬功能；能量回饋環(huán)節(jié)與電網(wǎng)連接，通過控制輸出電流與電網(wǎng)電壓同頻、同相位，實現(xiàn)試驗電能的單位功率因數(shù)回饋電網(wǎng)的目的，變換器的控制采用常規(guī)的雙閉環(huán)控制方式，電流內(nèi)環(huán)控制實際電流跟蹤指令值的變化，電壓外環(huán)通過控制輸出電流的大小使直流側(cè)母線電壓穩(wěn)定為設(shè)定指令值。 @@ 電子負(fù)載系統(tǒng)在負(fù)載模擬部分通過人機接口設(shè)定具體負(fù)載形式和負(fù)載屬性，為了更加準(zhǔn)確快速的得到電流指令信號值，文中采用更加直接的數(shù)值計算方 法，由數(shù)字信號處理器實時計算出該給定負(fù)載模式下的指令電流值。使用交流小信號分析法得到了系統(tǒng)的頻域方塊圖，并對主電路元件參數(shù)以及調(diào)節(jié)器進行了優(yōu)化設(shè)計。針對大功率開關(guān)管開關(guān)頻率存在的限制，本文提出了幾種提高電流跟蹤精度的改進方法，取得了良好的效果。整個系統(tǒng)在PSIM平臺上進行了不同工作模式下的仿真，仿真結(jié)果表明方案切實可行。最后依據(jù)仿真方案設(shè)計基于TMS320F2812的控制系統(tǒng)和功率電路，使用PROTEL軟件進行了原理圖的繪制。@@關(guān)鍵詞：電子負(fù)載；能量回饋；電壓型變換器；滯環(huán)PWM電流控制；雙閉環(huán)；PWM整流器
上傳時間： 2013-05-26
上傳用戶：saharawalker
基于ADE7878芯片的諧波電能表的設(shè)計與校表流程:本文主要介紹了ADI公司最新推出的三相高精度多功能電能計量芯片ADE7878，以及其在諧波計量中的應(yīng)用，重點闡述了ADE7878的功能特點，典型電路
上傳時間： 2013-07-29
上傳用戶：釣鰲牧馬
共模電感器和差模電感器系列規(guī)格書
標(biāo)簽： 共模電感器 差模電感器 規(guī)格書
上傳時間： 2013-07-15
上傳用戶：也一樣請求
目前國內(nèi)的大多數(shù)通用直流電參數(shù)測量設(shè)備，精度等級一般為0.5級或0，2級，精度更高的測量儀表(校表)一般為0.1～0.05級。而數(shù)字儀表使用的CPU大多數(shù)仍采用8位或16位單片機，由于其處理速度慢，不易實現(xiàn)更多的功能。軟件上還是采用匯編語言編程，流程上沿用傳統(tǒng)的線性程序，不便于軟件的升級和維護。而國外高精度的測量設(shè)備往往價格很高。為了更好地滿足計算過程中準(zhǔn)確性、精確性、快速性以及日后客戶對儀表功能上的升級要求，克服目前國內(nèi)現(xiàn)行的直流電參數(shù)測量儀器存在的局限，同時獲得更高的性價比，本文在充分分析和吸收當(dāng)前國內(nèi)外數(shù)字儀表的先進技術(shù)和經(jīng)驗后，研制了一種基于32位ARM和嵌入式實時操作系統(tǒng)μC/OS-Ⅱ的智能直流校驗表，精度已達到了0.05級，該儀器是目前國內(nèi)直流電參數(shù)測量的最高性能儀器之一，可廣泛用于實驗室、計量院所、電力系統(tǒng)等部門作為0.1級、0.05級直流電壓、電流測量標(biāo)準(zhǔn)或現(xiàn)場檢測。 本文首先對直流表的各種測量功能和精度要求進行了分析，提出了儀器的總體框架和滿足測量精度要求的措施。本裝置硬件上采用ARM結(jié)構(gòu)，以恩智浦公司的ARM微控制器(LPC2134)為控制核心，實現(xiàn)測量、校準(zhǔn)、通信和顯示功能。軟件上則基于嵌入式實時操作系統(tǒng)μC/OS-Ⅱ進行了儀表的總體程序設(shè)計。 在介紹了對直流表硬件電路的設(shè)計及驅(qū)動程序的編寫后，再簡單闡述了μC/OS-Ⅱ的一些基本概念和在ARM微控制器(LPC2134)上的移植，并詳細(xì)介紹了基于μC/OS-Ⅱ平臺應(yīng)用程序的任務(wù)劃分，在設(shè)計了全部程序后，探討了誤差的分類和產(chǎn)生原因，并對實驗結(jié)果進行了分析。
上傳時間： 2013-06-25
上傳用戶：元宵漢堡包
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設(shè)計方法對實際的進化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當(dāng)前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標(biāo)準(zhǔn)、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設(shè)計。最后根據(jù)設(shè)計方案制作基于FPGA的電路板。 設(shè)計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設(shè)計，以便能夠在所有廠家的FPGA芯片中移植。
上傳時間： 2013-07-22
上傳用戶：yezhihao
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計與實現(xiàn)UART，并采用CRC校驗。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強大的特點，可以在設(shè)計時不斷修改程序，來適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無關(guān)，利用系統(tǒng)設(shè)計時對芯片的要求，施加不同的約束條件，即可設(shè)計出實際電路。 3、利用ModelSim仿真工具對程序進行功能仿真和時序仿真，以驗證設(shè)計是否能獲得所期望的功能，確定設(shè)計程序配置到邏輯芯片之后是否可以運行，以及程序在目標(biāo)器件中的時序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計的復(fù)雜度，本設(shè)計通過CRC算法軟件實現(xiàn)。 實驗結(jié)果表明，基于EDA技術(shù)的現(xiàn)場可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實現(xiàn)了串行數(shù)據(jù)的通信功能，并對數(shù)據(jù)作了一定的處理，本設(shè)計中為CRC校驗。另外，可以利用FPGA的在線可編程特性，對本設(shè)計電路進行功能擴展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實現(xiàn)
上傳時間： 2013-04-24
上傳用戶：Altman
共模干擾和差模干擾及其抑制技術(shù)，是擴干擾技術(shù)的基礎(chǔ)。
標(biāo)簽： 共模干擾 差模 干擾 抑制技術(shù)
上傳時間： 2013-04-24
上傳用戶：003030
差分時鐘EMC設(shè)計標(biāo)準(zhǔn)電路，內(nèi)有電路圖，詳實！
標(biāo)簽： EMC 差分 時鐘 設(shè)計標(biāo)準(zhǔn)
上傳時間： 2013-04-24
上傳用戶：muyehuli
濾波器雖然是一種十分普通的器件，有關(guān)濾波的技術(shù)也 已經(jīng)十分成熟。但是，現(xiàn)實情況是許多電磁兼容方面的問題 都是由于對干擾的濾波措施不當(dāng)造成的。這是由于我們沒有 掌握電磁干擾濾波的一些特點。為了在電磁兼容設(shè)計中應(yīng)用 好濾波技術(shù)，正確掌握一些概念是十分必要的。共模干擾和 差模干擾的概念就是這樣一種重要概念。正確區(qū)別共模和差 模干擾對于正確設(shè)計和使用濾波器十分重要。
上傳時間： 2013-06-04
上傳用戶：skhlm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
