本文以研究嵌入式微處理器為主，自主地設(shè)計了能夠運行MCS-51系列單片機指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運算單元的電路模塊的設(shè)計與實現(xiàn)；研究了控制單元的實現(xiàn)方法和基于全局狀態(tài)機的設(shè)計理論，采用硬件描述語言完成了對各個控制線的相關(guān)設(shè)計與實現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴展性大大地增強。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設(shè)計作了詳細的介紹。本文在最后對已實現(xiàn)的部分典型指令進行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計要求，實現(xiàn)了設(shè)計目標。
上傳時間： 2013-05-20
上傳用戶：2525775
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例，給出了測試結(jié)果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。
標簽： FPGA 軟件無線電 數(shù)字下變頻
上傳時間： 2013-06-30
上傳用戶：huannan88
當今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進行了編碼復(fù)雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度，本文改進了幀內(nèi)預(yù)測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標簽： FPGA 264 幀內(nèi)預(yù)測
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實際需要，設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動相關(guān)捕獲和分時復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著，論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術(shù)標準，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復(fù)雜度的增加，據(jù)估計其編碼的計算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實時視頻處理領(lǐng)域。針對這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計算復(fù)雜度和提高運行效率。比如在運動估計方面，國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預(yù)測編碼的研究卻較少。因此研究預(yù)測模式的快速算法具有理論意義和應(yīng)用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測模式。該算法有效降低了編碼器的運算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測模式選擇算法方面進行了改進研究：按順序?qū)Σ煌愋瓦M行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結(jié)合小塊模式搜索中途停止準則來確定最優(yōu)模式。仿真表明：改進算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復(fù)雜度。 最后介紹FPGA的特點及設(shè)計流程，并實現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現(xiàn)的H.264編碼視頻處理模塊設(shè)計具備了成本低，周期短，設(shè)計方法靈活等優(yōu)點，具有廣闊的市場應(yīng)用前景。 仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現(xiàn)實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
在當今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術(shù)應(yīng)運而生。同時，視頻信號本身的低幀頻也會導(dǎo)致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數(shù)和每行像素數(shù)進行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計者利用基于計算機的開發(fā)平臺，經(jīng)過設(shè)計輸入、仿真、測試和校驗，直到達到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產(chǎn)品集成芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設(shè)計進行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點對去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實現(xiàn)方案進行了由簡單到復(fù)雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項處理同時實現(xiàn)，達到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進行非線性運算得出。基于運動補償?shù)慕鉀Q方案在對靜止區(qū)域進行判斷和處理的基礎(chǔ)上，對欲生成的變頻后的場間插值幀進行運動估計，根據(jù)運動矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應(yīng)時間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現(xiàn)，將SAD 值進行比較得出運動矢量。
標簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時間： 2013-07-19
上傳用戶：米卡
針對目前增量式光電編碼器辨向計數(shù)電路脈沖或抖動干擾抑制能力差的問題，提出了一種基于有限狀態(tài)機的編碼器接口電路設(shè)計方案，并給出了硬件實
上傳時間： 2013-05-21
上傳用戶：michael52
：準確地在線測量直流母線電壓、電流及輸出的三相電流信號，是設(shè)計高性能 變頻器產(chǎn)品的必備條件之一，本文通過對電壓、電流檢測方案比較、分析，提供了設(shè)計 變頻器中具有很好參考價值的幾種實用電路，并給出了相應(yīng)的實驗結(jié)果。
上傳時間： 2013-07-21
上傳用戶：幾何公差
RC電路在模擬電路、脈沖數(shù)字電路中得到廣泛的應(yīng)用，由于電路的形式以及信號源和R，C元件參數(shù)的不同，因而組成了RC電路的各種應(yīng)用形式：微分電路、積分電路、耦合電路、濾波電路及脈沖分壓器。關(guān)鍵詞：RC電路。微分、積分電路。耦合電路。在模擬及脈沖數(shù)字電路中，常常用到由電阻R和電容C組成的RC電路，在些電路中，電阻R和電容C的取值不同、輸入和輸出關(guān)系以及處理的波形之間的關(guān)系，產(chǎn)生了RC電路的不同應(yīng)用，下面分別談?wù)勎⒎蛛娐贰⒎e分電路、耦合電路、脈沖分壓器以及濾波電路。
標簽： RC電路
上傳時間： 2013-05-27
上傳用戶：15953929477
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
