同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-21
上傳用戶：JIMMYCB001
基于FFT算法的FPGA實(shí)現(xiàn)報(bào)告
上傳時(shí)間： 2014-01-22
上傳用戶：363186
基于FPGA的FFT算法實(shí)現(xiàn)
上傳時(shí)間： 2014-12-28
上傳用戶：chongchongsunnan
基于FPGA的循環(huán)冗余校驗(yàn)算法實(shí)現(xiàn)
標(biāo)簽： FPGA 循環(huán)冗余 校驗(yàn)算法
上傳時(shí)間： 2013-10-09
上傳用戶：busterman
基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時(shí)間： 2013-11-12
上傳用戶：xz85592677
針對(duì)城市道路交叉口的常發(fā)性交通擁堵現(xiàn)象，依據(jù)RFID檢測(cè)系統(tǒng)的特點(diǎn)，提出了一種基于物聯(lián)網(wǎng)前端信息采集技術(shù)的交通流檢測(cè)方法。并且對(duì)城市道路交叉口采集到的交通流量相對(duì)增量、車輛的時(shí)間占有率相對(duì)增量以及地點(diǎn)平均車速等信息進(jìn)行了對(duì)比性分析和統(tǒng)計(jì)推導(dǎo)，從理論上論證了交通擁擠產(chǎn)生時(shí)的交通流特點(diǎn)，然后以此為基礎(chǔ)給出了交通擁擠事件出現(xiàn)時(shí)的判別準(zhǔn)則，構(gòu)造出相應(yīng)的擁擠檢測(cè)指標(biāo)及判別算法。最后利用Matlab編程再結(jié)合實(shí)際交通測(cè)量數(shù)據(jù)驗(yàn)證了算法的正確性。
標(biāo)簽： 物聯(lián)網(wǎng) 智能交通 判別 法的研究
上傳時(shí)間： 2014-12-28
上傳用戶：GavinNeko
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時(shí)間： 2013-11-07
上傳用戶：defghi010
提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測(cè)向算法的方法，給出了測(cè)向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測(cè)向中較原有實(shí)現(xiàn)方式的優(yōu)勢(shì)。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-11
上傳用戶：1142895891
介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
標(biāo)簽： SubBytes FPGA AES 算法
上傳時(shí)間： 2013-11-30
上傳用戶：hzy5825468
設(shè)計(jì)了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計(jì)采用寄存器傳輸級(jí)（RTL）硬件描述語(yǔ)言（Verilog HDL），利用時(shí)分復(fù)用和流水線處理等技術(shù)，完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個(gè)系統(tǒng)通過(guò)了Modelsim的仿真驗(yàn)證并在Terasic公司的DE2平臺(tái)上完成了硬件測(cè)試。設(shè)計(jì)共消耗了3716個(gè)邏輯單元，最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時(shí)，可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。
標(biāo)簽： FPGA 方向 指紋 圖像增強(qiáng)算法
上傳時(shí)間： 2013-10-12
上傳用戶：攏共湖塘
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
